ADDW
RISC-V ADDW 指令详解
指令手册R-type将rs1和rs2的低32位相加，结果截断为32位符号扩展至64位写入rd
指令语法
addw rd, rs1, rs2
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
RV64I算术运算32位运算
指令编码
31..25
funct7
24..20
rs2
19..15
rs1
14..12
funct3
11..7
rd
6..0
opcode
ADDW 使用 opcode 0111011（0x3b）、funct3 000、funct7 0000000。rs1 和 rs2 字段选择两个源寄存器，rd 字段选择目标寄存器。
格式: R-type
opcode: 0111011 (0x3b)
funct3: 000 (0x0)
funct7: 0000000 (0x00)
指令行为说明
ADDW指令采用R型格式（opcode=0111011, funct7=0000000, funct3=000）。将寄存器rs1和rs2的低32位相加，忽略溢出，取低32位结果并符号扩展至64位后写入rd。与ADD（64位全宽运算）不同，ADDW只操作低32位并将结果符号扩展。
常见使用场景
地址与指针
结合 «addw x10, x11, x12 # x10 = sign-extend((x11[31:0] + x12[31:0])[31:0])» 等实际代码理解该场景。
特定用途
结合 «addw x10, x11, x12 # x10 = sign-extend((x11[31:0] + x12[31:0])[31:0])» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 R-type。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
溢出被忽略，不同于某些ISA的陷阱机制
结果始终为32位符号扩展值
W 后缀指令只产生 32 位结果，并把 bit[31] 符号扩展到 XLEN；不要把它当作普通 64 位运算。
这些 W 后缀形式属于 RV64I 或 RV64 扩展指令，RV32 中没有对应形式。