AES64DS 使用浮点或向量寄存器吗？
不使用。标量密码扩展的这些指令使用整数 X 寄存器。
AES64DS
RISC-V AES64DS 指令详解
指令手册R-typeAES 解密末轮（RV64）：两个 64 位源寄存器表示完整状态，产生下一轮输出的一半
指令语法
aes64ds rd, rs1, rs2
语法为 rd, rs1, rs2；没有立即数操作数。寄存器选择 x0–x31 或 ABI 名称，没有 rs3。
32 位 OP 编码：funct7=0011101、funct3=000、opcode=0110011。
仅 RV64，需 Zknd（也包含于 Zkn/Zk）。rs1/rs2 提供完整 128 位状态；逆 ShiftRows、逐字节逆 S-box，不含 InvMixColumns产生一个 64 位输出半部，不隐含轮密钥异或。
x0 源为零，rd=x0 丢弃写回；源与目标重叠时读取执行前的值，同名源必须具有相同值。本指令必须以数据无关执行延迟实现。
Zknd加密与密码
指令行为说明
aes64ds 是 Zknd 扩展的 RV64 AES 解密末轮指令。它使用 rs1 和 rs2 两个 64 位源寄存器共同表示完整 128 位 AES 状态，并对该状态应用逆 ShiftRows 和逆 SubBytes，产生下一轮输出的一半写入 rd。完整 128 位输出通常需要按官方序列以相反源寄存器顺序再执行一次；轮密钥异或不由该 AES64 round 指令隐含完成。
AES64DS 指令解析与执行动画
受限教学输入按本地官方手册的 ISA 公式计算；不表示完整 AES 轮、轮密钥异或或微架构。
aes64ds
执行环境
XLEN 固定为 64；rs1 与 rs2 共同表示完整 128 位状态。未作为源的 rd 初值设为 0；源值在写回前读取。
fixed funct7
source state
source state
fixed
destination
OP
31..25
0011101
24..20
rs2=x12
19..15
rs1=x11
14..12
000
11..7
rd=x10
6..0
0110011
执行数据路径
rs1[63:0]
0x0011223344556677
rs2[63:0]
0x8899AABBCCDDEEFF
aes_rv64_shiftrows_inv
0xCC99663300DDAA77
inverse SubBytes
0x27F9D36652C96202
当前步骤
解码 AES64 固定 OP 字段
funct7=0011101、funct3=000、OP=0110011；该编码仅定义于 RV64。
encoding: 0x3AC58533
syntax: aes64ds a0(x10), a1(x11), a2(x12)
syntax: aes64ds a0(x10), a1(x11), a2(x12)
架构可见结果
a0(x10) = 0x0000000000000000
动画只展示官方 ISA 字段和架构状态，不表示特定 CPU 的流水线、缓存或时序实现。
快速理解与检索要点
AES64DS 读取 rs1/rs2 中的两个 64 位状态半部，执行逆 ShiftRows 和逐字节逆 S-box，写回一个 64 位结果。另一半需要保留原始源状态并交换源顺序计算；指令不隐含轮密钥异或。
RV64 指令，rs1/rs2 共同表示完整 AES 状态，指令产生下一轮输出的一半；另一半需交换源寄存器顺序执行。
操作数使用整数 X 寄存器；本指令必须以不依赖输入数据值的执行延迟实现。
本指令仅在 RV64 上定义，需要 Zknd；末轮不包含 InvMixColumns。
常见使用场景
加密与密码
RV64 Zknd，a1=0x0011223344556677、a2=0x8899AABBCCDDEEFF：逆 ShiftRows 得到 0xCC99663300DDAA77，逐字节逆 S-box后得到 a0=0x27F9D36652C96202。另一半须保留原始源状态并交换源顺序计算。
数据安全
RV64 Zknd，a1=0x0011223344556677、a2=0x8899AABBCCDDEEFF：逆 ShiftRows 得到 0xCC99663300DDAA77，逐字节逆 S-box后得到 a0=0x27F9D36652C96202。另一半须保留原始源状态并交换源顺序计算。
使用前检查清单
语法检查
- 语法为 rd, rs1, rs2；没有立即数操作数。寄存器选择 x0–x31 或 ABI 名称，没有 rs3。
- 32 位 OP 编码：funct7=0011101、funct3=000、opcode=0110011。
语义检查
- 仅 RV64，需 Zknd（也包含于 Zkn/Zk）。rs1/rs2 提供完整 128 位状态；逆 ShiftRows、逐字节逆 S-box，不含 InvMixColumns产生一个 64 位输出半部，不隐含轮密钥异或。
- x0 源为零，rd=x0 丢弃写回；源与目标重叠时读取执行前的值，同名源必须具有相同值。本指令必须以数据无关执行延迟实现。
容易混淆 / 常见误区
仅适用于 RV64；RV32 上无此 AES64 形式。
rs1 和 rs2 是当前 AES 状态的两个 64 位半块；不要把 rs2 固定写成轮密钥。
末轮形式不包含 MixColumns/InvMixColumns。
一次只产生 128 位状态输出的一半；另一半按官方示例交换 rs1/rs2 再计算。
常见问题
AES64DS 是完整算法实现吗？
不是。它只执行官方定义的一个 AES 半状态步骤；软件仍需按算法顺序组合指令和轮密钥。