它一定等价于同名 32 位指令吗？
不一定。有些 C/Zc 指令是常见 32 位指令的压缩形式，有些有专门的栈帧或查表语义。
C.SD
RISC-V C.SD 指令详解
指令手册C-typeRV64C：从 rs2 压缩存储 64 位双字；RV32 Zclsd：从偶数 rs2 和 rs2+1 寄存器对存储 64 位值。
指令语法
c.sd rs2', offset(rs1')
操作数说明
压缩指令仅 16 位，寄存器选择通常限制在 x8–x15。
立即数字段较窄，查看特定压缩指令的完整编码。
CZclsd压缩指令
指令行为说明
C.SD 有两种扩展定义的形式：RV64C 的 CS 格式将 rs2'（x8-x15）的 64 位值存储到 rs1' 加零扩展、按 8 缩放的偏移地址，展开为 sd rs2',offset(rs1')；RV32 Zclsd 则从 rs2' 和 rs2'+1 的偶/奇寄存器对存储 64 位值。Zclsd 依赖 Zilsd 与 Zca，且与 Zcf 不兼容。
C.SD 指令解析与执行动画
仅显示 ISA 可见的 16 位编码、操作数和状态，不表示流水线、缓存或时序。
c.sd,()
执行环境
本动画展示 RV64C 形式；静态说明保留 RV32 Zclsd 的寄存器对条件。8 字节自然对齐地址不得产生地址未对齐异常；非自然对齐的完成或异常由 EEI 决定。
x10 + 24 -> mem[0x0000000000002018] <- 0x0123456789ABCDEF
16 位编码字段
15..13
funct3
111
12..10
uimm[5:3]
011
9..7
rs1'
010
6..5
uimm[7:6]
00
4..2
rs2'
001
1..0
op
00
执行数据路径
输入到结果
x10 + 24 -> mem[0x0000000000002018] <- 0x0123456789ABCDEF
具体计算
在“计算”阶段显示当前输入的等式。
架构状态
仅在“提交结果”阶段写入架构状态。
架构可见结果
继续到“提交结果”以显示架构状态。
快速理解与检索要点
RV64C 的 C.SD 使用两个 x8-x15 压缩寄存器字段和零扩展、按 8 缩放的偏移；RV32 Zclsd 使用偶/奇寄存器对。
RV64C 形式的 rs1' 与 rs2' 都映射至 x8-x15；偏移由 uimm[5:3|7:6] 重构并按 8 缩放。
RV32 Zclsd 仅在 Zilsd 和 Zca 同时存在且未实现 Zcf 时可用；rs2' 必须表示偶/奇寄存器对，奇数编码保留。
常见使用场景
数据存储
结合 «c.sd x8, 0(x10)» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认压缩指令 16 位编码只在支持 C 扩展的 CPU 上可用。
- 确认 rd/rs1'/rs2' 字段映射到 x8–x15。
语义检查
- 注意压缩指令的操作数空间有限。
- 确认这条压缩指令有对应的 32 位展开形式。
容易混淆 / 常见误区
RV64C 中是普通 64 位寄存器存储；RV32 Zclsd 中是寄存器对存储。
Zclsd 依赖 Zilsd 和 Zca，且只适用于 RV32。
Zclsd 源寄存器必须是可表示的偶/奇寄存器对；奇数源寄存器编码为保留。
常见问题
为什么要关注寄存器限制？
许多 16 位编码只能表示压缩寄存器子集或固定寄存器，如 sp、ra、a0/a1。