舍入后怎样判断无效转换？
先舍入，再检查目标范围 0..2^64−1；越下界或 −∞ 写 0，越上界、+∞ 或任意 NaN 写 2^64−1，并置 NV。
FCVT.LU.Q
RISC-V FCVT.LU.Q 指令详解
指令手册R-type四精度浮点转无符号 64 位整数。仅 RV64 Q。
指令语法
fcvt.lu.q rd, rs1[, rm]
rd 选择整数 x0–x31，x0 丢弃结果但不抑制 fflags；rs1 选择浮点 f0–f31；rs2 是格式选择器，不是第二个源寄存器。
32 位 OP-FP：funct5=11000，fmt=11，rs2=00011，opcode=1010011；无立即数。
仅 RV64 Q；启用所需扩展与浮点状态。rm 可省略，默认 dyn 使用 frm；静态 101/110 与动态 frm=101–111 的行为保留。先舍入，再检查整数范围；无效置 NV，否则不精确置 NX。
Q 源占 FLEN=128 全宽，不做较窄源的装箱检查。整数结果不装箱。异常累积到 fflags；置位本身不产生浮点异常陷阱。
Q浮点转换
指令行为说明
fcvt.lu.q 从浮点寄存器 rs1 读取四精度值，按 rm/frm 舍入为无符号 64 位整数，写入整数寄存器 rd。
FCVT.LU.Q 指令解析与执行动画
展示 Q 扩展 FCVT 的 ISA 可见流程：解析 OP-FP 编码、fmt/rs2 转换选择、rm 舍入字段，读取浮点源并写回整数目标。
rd
rs1
rm
fcvt.lu.q
,
,
rm 可留空，按汇编默认 dyn（111）；DYN 示例固定 frm=RNE。仅接受小写 rne/rtz/rdn/rup/rmm/dyn。
执行环境
fmt=Q (11)
rs2=LU
舍入: RNE 最近偶数
fflags: NX
RV64-only
假定所需扩展与浮点状态已启用，源值满足适用的 NaN-boxing，初始 fflags=0。结果为当前输入的计算预览；Writeback 步表示提交。
31..27
26..25
24..20
19..15
14..12
11..7
6..0
11000
FCVT.LU
11
fmt=Q
00011
rs2=LU
01011
rs1
000
rm
01010
rd
1010011
OP-FP
执行数据路径
instruction
0xC6358553
opcode
1010011 -> OP-FP
funct5/fmt
11000 + 11 -> FCVT.LU.Q
rs2
00011 -> LU target
rm
000 -> RNE 最近偶数
rd/rs1
a0(x10) / fa1(f11)
read
fa1(f11) = 3.5
convert
3.5 -> uint64 0x00000004 (4)
write
a0(x10) = 4; NX
当前步骤
Fetch：展示 32-bit OP-FP 编码
机器码按 R-type OP-FP 字段切分；FCVT 使用 opcode 1010011。
encoding: 0xC6358553
syntax : fcvt.lu.q a0(x10), fa1(f11), rne
result : a0(x10) = 4; NX
当前示例按 rm 舍入为 64 位整数，因源值含小数部分，示例显示 NX 不精确标志。
FCVT 转换视图
Q FP source
3.5
conversion
3.5 -> uint64 0x00000004 (4)
writeback
a0(x10) = 4
当前示例按 rm 舍入为 64 位整数，因源值含小数部分，示例显示 NX 不精确标志。
该动画只展示 RISC-V Q 扩展 FCVT 的 ISA 可见编码、源/目标寄存器方向、舍入字段与示例 fflags；不模拟具体 FPU 流水线、异常处理机制、NaN payload 或微架构实现。
快速理解与检索要点
fcvt.lu.q 从浮点寄存器 rs1 读取四精度值，按 rm/frm 舍入为无符号 64 位整数，写入整数寄存器 rd。
仅 RV64 Q。所需扩展与浮点状态须启用。
32 位 OP-FP：funct5=11000，fmt=11 选择Q，rs2=00011 选择无符号 LU，opcode=1010011；rs2 不是源寄存器，没有立即数。
rm 可省略，默认 dyn（111）使用 frm；静态 101/110 及动态 frm=101–111 的行为保留。
先舍入，再检查目标范围 0..2^64−1；越下界或 −∞ 写 0，越上界、+∞ 或任意 NaN 写 2^64−1，并置 NV。
仅当结果与源值不同且未置 NV 时置 NX；异常累积到 fflags，置位本身不产生浮点异常陷阱。
Q 源占 FLEN=128 全宽，不进行较窄源的 NaN-boxing 检查。rd=x0 丢弃整数结果，但不抑制异常标志。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Q 2.2The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — F 2.2: rounding and conversionThe RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — D 2.2: NaN BoxingRISC-V Assembly Programmer’s Manual — Floating-point rounding modes
常见使用场景
浮点到整数转换
结合 «# RV64; f1=3.5; fflags=0 fcvt.lu.q x10, f1, rtz # x10=3; NX» 等实际代码理解该场景。
使用前检查清单
语法检查
- rd 选择整数 x0–x31，x0 丢弃结果但不抑制 fflags；rs1 选择浮点 f0–f31；rs2 是格式选择器，不是第二个源寄存器。
- 32 位 OP-FP：funct5=11000，fmt=11，rs2=00011，opcode=1010011；无立即数。
语义检查
- 仅 RV64 Q；启用所需扩展与浮点状态。rm 可省略，默认 dyn 使用 frm；静态 101/110 与动态 frm=101–111 的行为保留。先舍入，再检查整数范围；无效置 NV，否则不精确置 NX。
- Q 源占 FLEN=128 全宽，不做较窄源的装箱检查。整数结果不装箱。异常累积到 fflags；置位本身不产生浮点异常陷阱。
容易混淆 / 常见误区
仅 RV64 Q。所需扩展与浮点状态须启用。
rm 可省略，默认 dyn（111）使用 frm；静态 101/110 及动态 frm=101–111 的行为保留。
先舍入，再检查目标范围 0..2^64−1；越下界或 −∞ 写 0，越上界、+∞ 或任意 NaN 写 2^64−1，并置 NV。
仅当结果与源值不同且未置 NV 时置 NX；异常累积到 fflags，置位本身不产生浮点异常陷阱。
Q 源占 FLEN=128 全宽，不进行较窄源的 NaN-boxing 检查。rd=x0 丢弃整数结果，但不抑制异常标志。
常见问题
写入 x0 会抑制异常吗？
不会。仅丢弃整数写回，仍按源值和舍入结果累积 NV 或 NX。