fcvt.wu.h 的 rm 什么时候重要？
当转换需要舍入时，rm 或动态 frm 决定舍入方向；越界或 NaN 输入走官方无效转换规则。
FCVT.WU.H
RISC-V FCVT.WU.H 指令详解
指令手册R-type半精度浮点转无符号 32 位整数。OP-FP 编码中 fmt=H(10)，rs2=WU(00001)。
指令语法
fcvt.wu.h rd, rs1, rm
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
Zfh浮点转换
指令行为说明
fcvt.wu.h 将半精度浮点源操作数转换为无符号 32 位整数结果。浮点到整数转换按 rm 舍入，结果写入整数寄存器 rd。
FCVT.WU.H 指令解析与执行动画
展示 Zfh 扩展 FCVT 的 ISA 可见流程：解析 OP-FP 编码、fmt/rs2 转换选择、rm 舍入字段，读取浮点源并写回整数目标。
rd
rs1
rm
fcvt.wu.h
,
,
执行环境
fmt=H (10)
rs2=WU
舍入: RNE 最近偶数
fflags: NX
31..27
26..25
24..20
19..15
14..12
11..7
6..0
11000
FCVT.WU
10
fmt=H
00001
rs2=WU
01011
rs1
000
rm
01010
rd
1010011
OP-FP
执行数据路径
instruction
0xC4158553
opcode
1010011 -> OP-FP
funct5/fmt
11000 + 10 -> FCVT.WU.H
rs2
00001 -> WU target
rm
000 -> RNE 最近偶数
rd/rs1
a0(x10) / fa1(f11)
read
fa1(f11) = 42.75
convert
42.75 -> uint32 0x0000002B (43)
write
a0(x10) = 0x0000002B (43); NX
当前步骤
Fetch：展示 32-bit OP-FP 编码
机器码按 R-type OP-FP 字段切分；FCVT 使用 opcode 1010011。
encoding: 0xC4158553
syntax : fcvt.wu.h a0(x10), fa1(f11), rne
result : a0(x10) = 0x0000002B (43); NX
当前示例按 rm 舍入为 32 位整数，因源值含小数部分，示例显示 NX 不精确标志。
FCVT 转换视图
H FP source
42.75
conversion
42.75 -> uint32 0x0000002B (43)
writeback
a0(x10) = 0x0000002B (43)
当前示例按 rm 舍入为 32 位整数，因源值含小数部分，示例显示 NX 不精确标志。
该动画只展示 RISC-V Zfh 扩展 FCVT 的 ISA 可见编码、源/目标寄存器方向、舍入字段与示例 fflags；不模拟具体 FPU 流水线、异常处理机制、NaN payload 或微架构实现。
快速理解与检索要点
fcvt.wu.h 将半精度浮点源操作数转换为无符号 32 位整数结果。浮点到整数转换按 rm 舍入，结果写入整数寄存器 rd。
rs2/fmt 编码选择源和目标格式；汇编助记符中的后缀就是主要语义。
W/WU 32 位整数结果在 RV64 上写入整数寄存器时按官方规则扩展到 XLEN。
超出整数目标范围或 NaN 输入按官方浮点到整数无效转换规则处理，并设置 NV。
源浮点操作数在更宽 FLEN 寄存器中必须满足 NaN-boxing 规则。
常见使用场景
信号处理与DSP
结合 «fcvt.wu.h x10, f0, rtz # x10 = (unsigned)f0» 等实际代码理解该场景。
浮点基本运算
结合 «fcvt.wu.h x10, f0, rtz # x10 = (unsigned)f0» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认 rd、rs1、rs2（及 rs3）是合法 GPR。
- 确认 funct3 与 funct7 字段编码正确。
语义检查
- 确认结果是否会影响后续分支或地址计算。
- 确认 rd 寄存器不会被其他指令覆盖。
容易混淆 / 常见误区
W/WU 32 位整数结果在 RV64 上写入整数寄存器时按官方规则扩展到 XLEN。
超出整数目标范围或 NaN 输入按官方浮点到整数无效转换规则处理，并设置 NV。
源浮点操作数在更宽 FLEN 寄存器中必须满足 NaN-boxing 规则。
常见问题
fcvt.wu.h 和同族 FCVT 指令的区别是什么？
区别在源/目标格式、整数有符号性、RV64 限制以及是否可能舍入或触发无效转换。