FDIV.D 的动画为什么没有直接演示除零？
动画限定为非零有限精确示例，用于展示编码、源读取、舍入字段与写回；零、NaN、无穷和非精确边界不在动画输入范围内，不能用默认结果代替这些路径。
FDIV.D
RISC-V FDIV.D 指令详解
指令手册R-type执行双精度浮点除法：f[rd] = f[rs1] / f[rs2]。
指令语法
fdiv.d rd, rs1, rs2, rm
操作数说明
RV32/RV64 D（依赖 F）；32 位 OP-FP，opcode=1010011、funct5=00011、fmt=01（D）。
rd、rs1、rs2 选择浮点寄存器 f0–f31；f0 可写。rm 可选，省略默认 dyn；显式舍入助记符须小写。
按 rm/frm 对 rs1/rs2 舍入并写入 rd；同一源寄存器只有一份初值，目标可与源重叠。更宽 FLEN 适用 NaN-boxing。
rm=101/110、动态 frm=101/110/111 的行为保留；NV、DZ、OF、UF、NX 等适用标志累积到 fflags，设置标志本身不触发 trap。
D浮点运算
指令行为说明
FDIV.D 使用 OP-FP 编码与 fmt=D，对两个双精度浮点源操作数执行除法，按 rm 字段或动态 frm 舍入，并把结果写入浮点寄存器 rd。D 扩展（依赖 F）在 RV32 和 RV64 上均可使用；浮点状态须允许访问。fflags 累积 NV、DZ、OF、UF、NX 等适用异常标志；设置这些标志本身不会产生 trap。更宽 FLEN 中的输入和结果须遵守 NaN-boxing 规则。
FDIV.D 指令解析与执行动画
展示 D 扩展双精度 OP-FP 指令的 ISA 可见流程：解析编码字段，读取浮点寄存器，执行 FDIV 语义并写回 rd。
rd
rs1
rs2
rm
fdiv.d
,
,
,
执行环境
FLEN=>=64 / fmt=D (01)
舍入: RNE 最近偶数
fflags: 初始 0
31..27
26..25
24..20
19..15
14..12
11..7
6..0
00011
FDIV
01
fmt=D
01100
rs2
01011
rs1
000
rm
01010
rd
1010011
OP-FP
执行数据路径
instruction
0x1AC58553
opcode
1010011 -> OP-FP
funct5/fmt
00011 + D(01) -> FDIV.D
rm
000 -> RNE 最近偶数
rd/rs
fa0(f10) / fa1(f11) / fa2(f12)
read
尚未读取源寄存器
FP op
等待 Execute 计算
write
尚未写回；初始 fflags=0
当前步骤
Fetch：展示 32-bit OP-FP 编码
机器码按 R-type OP-FP 字段切分；双精度浮点 OP-FP 指令使用 opcode 1010011。
encoding: 0x1AC58553
syntax : fdiv.d fa0(f10), fa1(f11), fa2(f12), rne
result : 尚未写回；初始 fflags=0
当前默认示例 7.5 / 2.5 = 3.0 可精确表示，因此示例 fflags 保持 0。
双精度计算视图
rs1
fa1(f11) = 7.5
rs2
fa2(f12) = 2.5
结果
等待 Execute 计算
当前默认示例 7.5 / 2.5 = 3.0 可精确表示，因此示例 fflags 保持 0。
假定扩展可用、FS 已启用、输入已正确 NaN-boxed、初始 fflags=0。仅接受非零有限精确白名单输入和非零白名单结果；零与舍入/异常边界不在动画范围内。同一源寄存器须有同一初始值；rd 可与源重叠，f0 可正常写回。步骤是教学视图。
该动画只展示 RISC-V D 扩展的 ISA 可见 OP-FP 编码、示例数值结果和 fflags 关系；不模拟具体 FPU 流水线、延迟、完整 IEEE 754 边界组合或微架构实现。
快速理解与检索要点
FDIV.D 是 D 扩展双精度除法。编码通过 opcode=OP-FP、funct5=FDIV、fmt=D 和 rm 确定语义；结果写回浮点寄存器，特殊值、NaN-boxing 和异常标志由官方 D/F 浮点规则决定。
rd、rs1、rs2 是浮点寄存器；f0 可正常写回。rm 可显式指定为小写 rne/rtz/rdn/rup/rmm/dyn，省略时默认 dyn；源值与 fflags 是执行上下文。
fmt=D 表示 64 位双精度格式；D 扩展依赖 F 扩展的浮点控制状态。
动画假定扩展与浮点状态可用、正确 NaN-boxing、初始 fflags=0；只演示非零有限白名单输入和非零精确白名单结果，例如 7.5/2.5=3.0。非法或不一致输入停止执行。
常见使用场景
浮点基本运算
结合 «fdiv.d f0, f1, f2, rne # f1=7.5, f2=2.5 -> f0=3.0; initial fflags=0» 等实际代码理解该场景。
使用前检查清单
语法检查
- RV32/RV64 D（依赖 F）；32 位 OP-FP，opcode=1010011、funct5=00011、fmt=01（D）。
- rd、rs1、rs2 选择浮点寄存器 f0–f31；f0 可写。rm 可选，省略默认 dyn；显式舍入助记符须小写。
语义检查
- 按 rm/frm 对 rs1/rs2 舍入并写入 rd；同一源寄存器只有一份初值，目标可与源重叠。更宽 FLEN 适用 NaN-boxing。
- rm=101/110、动态 frm=101/110/111 的行为保留；NV、DZ、OF、UF、NX 等适用标志累积到 fflags，设置标志本身不触发 trap。
容易混淆 / 常见误区
rm=111 表示使用 frm 动态舍入模式；其它有效 rm 值是静态舍入模式。
D 扩展双精度操作数在更宽 FLEN 中受 NaN-boxing 规则约束。
rm=101/110 及动态 frm=101/110/111 为保留舍入模式；不得假定其结果。
常见问题
FDIV.D 设置浮点异常标志就会 trap 吗？
不会。浮点算术异常累积到 fflags，设置标志本身不产生 trap；扩展不可用、浮点状态被禁用等指令访问条件是另一回事。