FEQ.S 的 rd 是浮点寄存器吗？
不是。rd 是整数寄存器，保存 0 或 1 的布尔结果。
FEQ.S
RISC-V FEQ.S 指令详解
指令手册R-type单精度浮点相等比较，把 0/1 布尔结果写入整数寄存器 rd。
指令语法
feq.s rd, rs1, rs2
32 位 OP-FP：funct5[31:27]=10100、fmt[26:25]=00、rs2[24:20]、rs1[19:15]、funct3[14:12]=010、rd[11:7]、opcode[6:0]=1010011；没有 rm。
rd 为整数 x0–x31，rs1/rs2 为浮点 f0–f31，均可使用 ABI 名称；写 x0 丢弃布尔结果，但 NV 副作用仍累积。同名整数和浮点寄存器属于不同寄存器文件。
适用于 RV32/RV64 F，FLEN≥32；须启用所需扩展和浮点状态。源格式窄于 FLEN 时须正确 NaN-boxed，否则按 canonical qNaN 读取。
相等写 1，否则写 0；任一 NaN 写 0。仅 sNaN 新增 NV；qNaN 不新增 NV，也不清除旧 NV。fflags 为累积标志，置位本身不触发基础浮点异常 trap。
同一源寄存器须有同一初始值。动画从 fflags=0 开始，只接受所列有限精确值及正负零、无穷、qNaN、sNaN；步骤是教学视图。
F浮点比较
指令行为说明
FEQ.S 比较 f[rs1] 与 f[rs2] 的单精度浮点值，并把布尔结果写入整数寄存器 rd。FEQ 是 quiet 比较：quiet NaN 使结果为 0 但不设置 NV，signaling NaN 设置 NV。比较结果不是浮点值；bits[14:12] 是选择 EQ 的 funct3=010，不是 rm 舍入模式。
FEQ.S 指令解析与执行动画
展示 F 扩展单精度 OP-FP 指令的 ISA 可见流程：解析编码字段，读取浮点寄存器，执行 FEQ 语义并写回 rd。
rd
rs1
rs2
feq.s
,
,
执行环境
FLEN>=32 / fmt=S (00)
funct3: 相等比较
fflags: 初始 0
31..27
26..25
24..20
19..15
14..12
11..7
6..0
10100
FEQ
00
fmt=S
01100
rs2
01011
rs1
010
funct3=010
01010
rd
1010011
OP-FP
执行数据路径
instruction
0xA0C5A553
opcode
1010011 -> OP-FP
funct5/fmt
10100 + S(00) -> FEQ.S
funct3
010 -> 相等比较
rd/rs
a0(x10) / fa1(f11) / fa2(f12)
read
尚未读取源寄存器
FP op
等待 Execute 计算
write
尚未写回；初始 fflags=0
当前步骤
Fetch：展示 32-bit OP-FP 编码
机器码按 R-type OP-FP 字段切分；单精度浮点 OP-FP 指令使用 opcode 1010011。
encoding: 0xA0C5A553
syntax : feq.s a0(x10), fa1(f11), fa2(f12)
result : 尚未写回；初始 fflags=0
比较结果写入整数寄存器 x[rd]，只可能是 0 或 1；比较不使用 rm 舍入模式。
单精度计算视图
rs1
fa1(f11) = 1.5
rs2
fa2(f12) = 1.5
结果
等待 Execute 计算
比较结果写入整数寄存器 x[rd]，只可能是 0 或 1；比较不使用 rm 舍入模式。
假定所需扩展与 FS 启用、源已正确 NaN-boxed、初始 fflags=0。有限值仅限精确白名单，另支持正负零、无穷、qNaN、sNaN；其他输入停止执行。同一源寄存器须有同一初始值；rd=x0 仅丢弃整数写回，NV 仍累积。步骤为教学视图。
该动画只展示 RISC-V F 扩展的 ISA 可见 OP-FP 编码、示例数值结果和 fflags 关系；不模拟具体 FPU 流水线、延迟、完整 IEEE 754 边界组合或微架构实现。
快速理解与检索要点
FEQ.S 是浮点比较到整数布尔结果的桥接指令：读取两个浮点寄存器，但写回 x[rd]=0/1。
funct5=10100 与 funct3=010 共同选择 FEQ，fmt=00 选择 S 格式。
任一 NaN 结果为 0；quiet NaN 不设置 NV，signaling NaN 设置 NV。
rd 是整数寄存器；bits[14:12] 是 funct3=010，不是 rm 舍入模式。
常见使用场景
比较与判断
结合 «feq.s x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
浮点条件判断
结合 «feq.s x10, f0, f1 # x10 = (f0==f1)» 等实际代码理解该场景。
使用前检查清单
语法检查
- rd：目标整数寄存器，接收 0 或 1 的比较结果。
- rs1/rs2：源浮点寄存器；比较指令不使用 rm 舍入模式。
语义检查
- 确认结果写入整数寄存器且只可能是 0 或 1。
- 确认 quiet/signaling 比较对 NaN 和 NV 标志的处理符合需要。
容易混淆 / 常见误区
FEQ 仅对 sNaN 新增 NV；qNaN 使结果为 0，但不清除已有 NV。
rd 是整数寄存器，写入 0 或 1，不是浮点寄存器。
bits[14:12] 是选择 EQ 的 funct3=010，不是 rm 舍入模式；该比较不执行浮点舍入。
fflags 累积异常标志；rd=x0 仅丢弃整数写回，不取消 NV 副作用。
常见问题
FEQ.S 遇到 NaN 怎么处理？
任一 NaN 结果为 0；FEQ 只在 signaling NaN 时设置 NV。
FEQ.S 使用 rm 舍入模式吗？
不使用。浮点比较不执行舍入，编码中的 funct3 选择比较种类。