首页/指令库/PREFETCH-I
PREFETCH.I

RISC-V PREFETCH.I 指令详解

指令手册I-type

取指预取提示(Zicbop)。

指令语法

prefetch.i offset(base)

base / rs1:整数基址寄存器 x0–x31;x0 的值恒为 0,不要求基址按缓存块对齐。

offset:符号扩展的 12 位字节偏移,低 5 位为 0;可编码 -2048..2016 范围内的 32 的倍数。有效地址按 XLEN 回绕。

没有结果寄存器;bits 11..7 固定为 00000,表示 offset[4:0]。bits 31..25 给出 offset[11:5],bits 24..20 是固定的 I/R/W 操作选择子。

Zicbop缓存与同步

指令行为说明

PREFETCH.I 是 Zicbop 缓存块预取 HINT,提示硬件:rs1 基址加符号扩展 imm[11:0] 形成的有效地址所在缓存块可能很快用于取指。该立即数字段要求 imm[4:0]=0;实现可以选择把该缓存块预取到适当缓存以降低延迟,但不要求这样做。

PREFETCH.I 指令解析与缓存块动画

展示官方 CMO/prefetch 编码、offset(base) 操作数、有效地址到缓存块的选择,以及 ISA 可见效果。

offset
base
prefetch.i
(
)
执行环境
31..25
24..20
19..15
14..12
11..7
6..0
0000010
offset[11:5]
00000
prefetch op
01011
rs1
110
funct3=ORI
00000
offset[4:0]=0
0010011
OP-IMM
缓存块数据路径
instruction
0x0405E013
opcode
0010011 -> OP-IMM hint
operation
00000 -> PREFETCH.I
funct3
110 -> ORI hint form
offset/base
64(x11)
effective addr
0x0000000000001018 + 0x0000000000000040 = 0x0000000000001058
cache block
适当翻译后选择物理缓存块(未建模)
hint
提示该缓存块可能很快用于取指
complete
HINT 已发出;可被忽略
当前步骤

拿到 PREFETCH.I 的 32-bit 编码

PREFETCH.I 使用 32-bit 编码;动画先展示官方字段切分。

encoding: 0x0405E013
syntax : prefetch.i 64(x11)
effect : 提示该缓存块可能很快用于取指
缓存块选择视图
base
0x0000000000001018
EA
0x0000000000001058
物理缓存块
翻译后选择(未建模)

有效地址经适当的地址转换后选择物理缓存块;此动画不假定虚拟地址到物理地址的映射,也不假定缓存块大小。

该动画只展示 RISC-V CMO 扩展定义的架构语义:有效地址经翻译后选择缓存块,CBO 操作可能受执行环境控制,预取是可忽略的 HINT;不模拟具体 cache 状态、物理映射、cache line 大小、总线事务、时序或性能。

快速理解与检索要点

PREFETCH.I 是 CMO 系列缓存块预取提示;它以有效地址定位缓存块,但语义不是普通 load/store。

Zicbop 适用于 RV32/RV64;编码为 ORI HINT:opcode=0010011、funct3=110,offset[4:0]=0;bits 24..20 分别以 00000/00001/00011 选择 I/R/W。
PREFETCH.I 只是取指预取提示,不提供完成保证、内存排序或同步语义;访问不允许时不引发异常,翻译不检查或设置 accessed/dirty 位。

常见使用场景

缓存与提示

结合 «prefetch.i 64(x11)» 等实际代码理解该场景。

代码优化

结合 «prefetch.i 64(x11)» 等实际代码理解该场景。

使用前检查清单

语法检查
  • 确认 RV32/RV64 Zicbop 可用;offset(base) 的 offset 为 -2048..2016 内的 32 的倍数,base 为整数寄存器。
  • 没有结果寄存器;bits 11..7 固定为 offset[4:0]=00000,base=x0 的值为 0,基址无需按缓存块对齐。
语义检查
  • 预取只是可忽略的 HINT;不提供完成、内存排序或同步保证。
  • 地址经适当转换后选择物理缓存块;访问不被允许时不引发异常,不访问缓存或内存,也不检查或设置 accessed/dirty 位。

容易混淆 / 常见误区

这是 HINT;实现可忽略而不影响架构正确性。
有效地址为 rs1 加符号扩展 imm[11:0],且 imm[4:0] 必须为 0。
预取不提供内存排序、完成保证或同步语义;若访问不被允许,它不引发异常,也不访问缓存或内存。

常见问题

PREFETCH.I 是否等价于 fence?

不是。CMO/预取有各自的缓存块语义,不提供通用内存排序替代。

PREFETCH.I 的地址必须缓存块对齐吗?

不必缓存块对齐。offset 必须是 -2048..2016 范围内的 32 的倍数;base 不必对齐。有效地址为 base 加符号扩展 offset,按 XLEN 回绕,再经适当地址转换定位物理缓存块。