REM 除以零会触发算术异常吗？
不会。M 扩展规定 REM 在除数为 0 时将被除数作为余数写入 rd。
REM
RISC-V REM 指令详解
指令手册R-type有符号除法取余，rs1除以rs2的余数写入rd
指令语法
rem rd, rs1, rs2
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
M算术运算除法
指令行为说明
REM 对 rs1 与 rs2 执行 XLEN 位有符号除法的取余。非零余数的符号与被除数相同；除数为零时余数等于被除数；仅最小负数除以 -1 的有符号溢出余数为零。除溢出情况外，被除数等于除数乘以商再加余数。
REM 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
rs1
rs2
rem
,
,
执行环境
t1(x6)
0x00000014
t2(x7)
0x00000007
该选择器只选择规范定义的除法结果分支；它不是异常、陷入或性能模型。
31..25
24..20
19..15
14..12
11..7
6..0
0000001
funct7
00111
rs2
00110
rs1
110
funct3
00101
rd
0110011
opcode
执行数据路径
instruction
0x027362B3
opcode
0110011 -> OP
funct3
110 -> REM
funct7
0000001 -> M-extension divide/remainder selector
rd / dividend / divisor
t0(x5) / t1(x6)=20 / t2(x7)=7
signed 32-bit remainder
20 % 7 -> remainder[31:0]=0x00000006 (signed 32-bit remainder; a nonzero result has the dividend sign)
x5
t0(x5) = 0x00000006
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x027362B3
syntax : rem t0(x5), t1(x6), t2(x7)
result : t0(x5) = 0x00000006
架构可见结果
t0(x5) = 0x00000006
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
快速理解与检索要点
REM 是 M 扩展的有符号 XLEN 位取余：将 rs1 作为被除数、rs2 作为除数；正常情况下余数写入 rd，非零余数的符号与被除数相同。
R 型固定编码为 opcode=0110011、funct3=110、funct7=0000001；它属于 M 扩展。
除数为 0 时余数等于被除数；有符号溢出仅发生在最小负数除以 -1，此时余数为 0。
常见使用场景
乘法与除法
结合 «rem a0, a1, a2 # a0 = a1 % a2 (signed)» 等实际代码理解该场景。
数组与内存访问
结合 «rem a0, a1, a2 # a0 = a1 % a2 (signed)» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认 rd、rs1、rs2（及 rs3）是合法 GPR。
- 确认 funct3 与 funct7 字段编码正确。
语义检查
- 确认结果是否会影响后续分支或地址计算。
- 确认 rd 寄存器不会被其他指令覆盖。
容易混淆 / 常见误区
除零返回被除数，不异常
余数符号跟随被除数，而非除数
除最小负数除以 -1 的有符号溢出外，才有 dividend = divisor × quotient + remainder