SC.W
RISC-V SC.W 指令详解
指令手册R-type条件存储32位字到rs1地址：仅当预留有效时写入rs2，rd返回成功(0)或失败(非0)
指令语法
sc.w rd, rs2, (rs1)
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
AZalrsc原子操作
指令行为说明
SC.W条件性地将rs2中的字写入rs1中的地址。仅当自最近LR.W以来预留仍有效且预留集包含要写入的字节时成功：写入rs2到内存，rd写入0。失败时不写内存，rd写入非零值。无论成功与否均会失效当前预留。支持rl位提供释放语义。
常见使用场景
原子与同步
结合 «sc.w.rl t0, a1, (a0) # try store a1 to *a0 with release ordering, t0=0 on success» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 R-type。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
可能伪失败（spurious failure），需循环重试
失败码应仅检查非零，不要依赖具体值
LR/SC之间的代码需符合受限LR/SC循环约束
地址必须4字节对齐