SRL 和 SRA 的结果何时不同？
当 rs1 的最高位为 1 且移位量非 0 时不同：SRL 高位补 0，SRA 高位复制原符号位。
SRL
RISC-V SRL 指令详解
指令手册R-type将rs1按rs2的低log2(XLEN)位逻辑右移（高位补零），结果写入rd
指令语法
srl rd, rs1, rs2
操作数说明
rd：x0–x31；与源重叠时先读取旧源值，写入 x0 被丢弃。
rs2：RV32 使用低 5 位，RV64 使用低 6 位作为移位量。
逻辑右移高位补零；rd 接收 XLEN 位结果。
RV32IRV64I算术运算移位
指令行为说明
SRL 指令采用 R-type 格式，将 rs1 按 rs2 低 log2(XLEN) 位给出的移位量逻辑右移：RV32 使用 rs2[4:0]，RV64 使用 rs2[5:0]。高位补 0，低位移出的 bit 丢弃，结果写入 rd。opcode=0110011，funct3=101，funct7=0000000；同一 funct3 下 funct7=0100000 选择 SRA。
SRL 指令解析与执行动画
RV32I/RV64I; XLEN-bit logical right shift
srl rd, rs1, rs2执行环境
假设取指成功、无异步中断及额外扩展检查；同名寄存器共用一份初值。
本例固定 IALIGN=32、指令长 32 位；PC 必须为 4 字节对齐。
32-位编码
0x00C5D533funct7 [31..25]
0000000
rs2 [24..20]
01100 → x12
rs1 [19..15]
01011 → x11
funct3 [14..12]
101
rd [11..7]
01010 → x10
opcode [6..0]
0110011
x11=0x00000014; x12=0x00000002
尚未计算
读取指令
解析当前指令字段并读取写回前源值；还没有提交结果。
x10=0x00000007; PC=0x00002000
当前架构状态（提交前）
当前架构状态（提交前）
这是架构效果的教学步骤，不代表处理器流水线或周期。
快速理解与检索要点
SRL 从 rs2 低位取得动态移位量，把 rs1 逻辑右移，高位补 0。它适合无符号值或 bit-field 提取，不保留符号。
opcode=0110011、funct3=101、funct7=0000000 选择 SRL。
SRL 与 SRA 共享 funct3=101，区别在 funct7/bit30 是否选择算术右移。
常见使用场景
位操作与掩码
结合 «srl x5, x6, x7 # x5 = x6 >> (x7[4:0] on RV32, x7[5:0] on RV64) (logical)» 等实际代码理解该场景。
使用前检查清单
语法检查
- rd、rs1 和可选 rs2 均为 x0–x31 或 ABI 名称；没有 rs3。
- 移位量使用 rs2 的 RV32 低 5 位或 RV64 低 6 位。
语义检查
- 将rs1按rs2的低log2(XLEN)位逻辑右移（高位补零），结果写入rd
- 重叠寄存器读取写回前源值；rd=x0 为 HINT，仅推进 PC 和适用性能计数器，实现可忽略。
容易混淆 / 常见误区
SRL 高位补 0；不要把它当作保持符号的右移。
移位量只取 rs2 的低 log2(XLEN) 位，RV32 与 RV64 的有效位数不同。
rd=x0 是面向未来标准用途的 HINT；除推进 PC 和适用的性能计数器外，不改变架构可见状态，且实现可忽略它。
常见问题
SRL 是否等同于无符号除以 2 的幂？
对二进制无符号解释，逻辑右移常用于除以 2 的幂；页面动画只展示 ISA 定义的位移结果，不添加语言级溢出或舍入规则。