先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
VADC 使用 v0 对应 bit 作为 carry-in,计算每个 body 元素的 低 SEW 位求和值 并写回 vd。
VADC.VVM 是 RISC-V V 扩展的向量-向量带进位加法指令。它对每个当前 vl 范围内的 body 元素计算 vs2 + 第二源 + v0[i],把低 SEW 位求和值 写入普通向量目标 vd。v0 是 carry-in 算术输入,不是普通 v0.t 执行掩码;进位输出需要使用 VMADC 生成。
从 OP-V 编码字段开始,展示 VADC 如何把 v0 对应 bit 作为 carry-in,执行 SEW 宽带进位加法并写回求和值。
vadc.vvm 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、SEW 宽度整数带进位加法、v0 carry/borrow 输入和 vd 写回;不模拟流水线、缓存或执行时延。
VADC 是多字精度加法的数据结果指令:v0 提供输入位,vd 保存低 SEW 位结果,输出位由 VMADC 生成。
阅读 VADC.VVM 时,不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。后缀和操作数形式决定源操作数来自向量、标量还是立即数。
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy;这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码,vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
结合 «vadc.vvm vd, vs2, vs1, v0» 等实际代码理解该场景。
结合 «vadc.vvm vd, vs2, vs1, v0» 等实际代码理解该场景。
结合 «vadc.vvm vd, vs2, vs1, v0» 等实际代码理解该场景。
不是。v0 的对应 bit 是 carry-in 算术输入。
它写 低 SEW 位求和值;carry-out 由 VMADC 生成。