除以 0 会 trap 吗？
不会。官方 V 扩展定义了除零结果，指令本身不产生除零异常。
VDIV.VV
RISC-V VDIV.VV 指令详解
指令手册R-type将每个 有符号 vs2 元素除以 vs1[i]，商写入 vd；除零不触发异常
指令语法
vdiv.vv vd, vs2, vs1, vm
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
V向量运算整数算术
指令行为说明
VDIV.VV 执行 RVV 有符号整数除法，商写入 vd。除数为 0 不产生异常并返回规范定义的商；有符号溢出情形按规范结果处理。
快速理解与检索要点
VDIV.VV 是逐元素整数除法。它沿用 RISC-V 整数除法的除零不陷入风格，适合向量化批量求商。
商写入 vd；余数需要使用 VREM/VREMU。
除零不会触发同步异常，因此软件如需报错必须显式检测除数。
只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。
除专用掩码指令外，vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。
常见使用场景
数值计算
结合 «vsetvli t0, a0, e32, m1, ta, ma vdiv.vv v1, v2, v3» 等实际代码理解该场景。
比例缩放
结合 «vsetvli t0, a0, e32, m1, ta, ma vdiv.vv v1, v2, v3» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 R-type。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
除零不会 trap；如果软件需要报错，应显式检测除数。