RVOPcode
首页/指令库/VFCVT-XU-F-V
VFCVT.XU.F.V

RISC-V VFCVT.XU.F.V 指令详解

指令手册V-type

VFCVT.XU.F.V 对每个活动元素执行 RVV 单宽浮点到无符号整数转换，结果写入 vd[i]。

指令语法

vfcvt.xu.f.v vd, vs2[, v0.t]
操作数说明
vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。
一元转换的 vs1 编码位是固定选择字段，不是额外寄存器操作数；输入浮点值与输出整数均为 SEW 位。
要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。
masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。
按动态 frm 舍入。舍入值超出目标无符号整数范围时裁剪并置 NV；+∞/NaN 得最大值，-∞ 得0。结果与源值不同且未置 NV 时置 NX。动画只接受有限且舍入后落在演示范围内的输入。
V向量类型转换/扩展浮点
相关检索词
VFCVT.XU.F.V 指令vfcvt.xu.f.v 语法vfcvt.xu.f.v 编码RVV 单宽转换浮点转无符号整数VFCVT frm 舍入vfcvt.xu.f.v v0.t

指令行为说明

VFCVT.XU.F.V 是 RISC-V V 扩展的单宽浮点/整数转换指令，语法为 vfcvt.xu.f.v vd, vs2, vm。它在 vl 范围内对活动元素读取 vs2[i]，按当前 SEW 执行浮点到无符号整数转换，并把结果写入 vd[i]；vm=0 使用 v0.t 作为执行掩码，vm=1 表示不使用掩码。编码使用 OP-V、funct6=010010、funct3=001，vs1 选择字段为 00000；使用动态 frm 舍入模式。

VFCVT.XU.F.V 指令解析与执行动画

从 OP-V 编码解码到 VFUNARY0 单宽类型转换：每个活动元素把 vs2[i] 浮点值转换为无符号整数。

输入的指令
vfcvt.xu.f.v
执行环境
LMULm1本动画固定的寄存器组倍数
VLEN4096固定向量寄存器长度（bits）
VLMAX128m1 下的最大元素数
vstart0本动画不展示 prestart 元素
FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vmata, ma尾部/非活动元素策略
opcode1010111OP-V 主操作码
vs100000VFUNARY0 转换选择字段
编码字段
0x48801257
31..26
25
24..20
19..15
14..12
11..7
6..0
010010
funct6
0
vm
01000
vs2
00000
vs1/sel
001
funct3
00100
vd
1010111
OP-V
执行数据路径

lane 0: round.frm_unsigned(0.25) -> 0

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15
读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
round.frm_unsigned(0.25)
0
i=1活动
round.frm_unsigned(1.5)
2
i=2跳过
v0.t=0，不执行
--
i=3活动
round.frm_unsigned(3.75)
4
i=4活动
round.frm_unsigned(7.125)
7
i=5活动
round.frm_unsigned(8.5)
8
i=6跳过
v0.t=0，不执行
--
i=7活动
round.frm_unsigned(31.25)
31
SEW=32 / binary32 示例只演示有限浮点输入，且舍入后的整数结果必须落在本演示整数范围内。非 RTZ 形式使用所选动态 frm（RNE、RTZ、RDN、RUP 或 RMM）。选择 reserved frm 时动画拒绝编码和执行。NaN、无穷、越界和 fflags 仍以官方 RVV/标量浮点转换规则为准；64 位整数演示范围避开 JavaScript 非安全整数边界。

64 位整数演示仅接受舍入后落在 0 到 2^53−1 范围内的结果；这是演示范围限制，不是架构 64 位整数范围。

教学环境固定 VLEN=4096、LMUL=m1、vstart=0、VS/FS 已启用、所选 SEW 受支持。输入浮点数先表示为相应 binary32/64。VL=0 时不更新任何目标元素；同宽源/目标可重叠。非活动及尾元素遵循 ma/ta，不显示确定数值。

快速理解与检索要点

VFCVT.XU.F.V 的关键是 VFUNARY0 单宽转换：解码 vs1=00000 后，只对活动元素把 vs2[i] 按浮点值转换为无符号整数。

OP-V 编码中 funct6=010010、funct3=001 选择向量浮点/整数转换组，vs1=00000 选择 VFCVT.XU.F.V。
语法输入只有 vd、vs2 和 vm；VL、SEW、frm、v0 掩码位和元素值属于执行环境。
本形式为单宽转换，输入和输出都使用当前 SEW。
需要舍入时使用浮点动态舍入模式 frm。
只对 vl 范围内的活动元素执行；vm=0 使用 v0.t，vm=1 不使用执行掩码。
NaN、无穷、越界、inexact/invalid 等异常标志遵循官方 RVV 与标量浮点转换规则。
本页动画当前演示 SEW=32/64 的 binary32/binary64 路径；SEW=16 半精度行为由官方向量半精度支持（Zvfh）规则约束。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — V 扩展向量浮点/整数转换指令The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — 标量浮点转换与舍入规则

向量执行上下文

vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。

一元转换的 vs1 编码位是固定选择字段，不是额外寄存器操作数；输入浮点值与输出整数均为 SEW 位。

要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。

活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。

masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。

按动态 frm 舍入。舍入值超出目标无符号整数范围时裁剪并置 NV；+∞/NaN 得最大值，-∞ 得0。结果与源值不同且未置 NV 时置 NX。动画只接受有限且舍入后落在演示范围内的输入。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

浮点结果转整数向量

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[0.25,1.5,2.5,3.75] → v1=[0,2,2,4] (NX)。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

按 frm 舍入转换

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[0.25,1.5,2.5,3.75] → v1=[0,2,2,4] (NX)。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

混合类型向量计算

假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，全部四个 body 元素执行。初值和结果：v2=[0.25,1.5,2.5,3.75] → v1=[0,2,2,4] (NX)。VF 标量假定有效 NaN-boxed；尾元素按 ta 处理，不假定清零。

使用前检查清单

语法检查
  • vd、vs2 是 SEW 位向量寄存器组；同 EEW 源/目标可重叠。vm 在汇编中写为可选 v0.t；省略表示 vm=1。
  • 一元转换的 vs1 编码位是固定选择字段，不是额外寄存器操作数；输入浮点值与输出整数均为 SEW 位。
语义检查
  • 要求 V、VS/FS 已启用及受支持的 vtype；V 支持 binary32/64，SEW=16 的这些指令需要 Zvfh。VS/FS=Off 触发非法指令；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
  • 活动元素满足 vstart≤i<vl 且（vm=1 或 v0[i]=1）。prestart 不修改，inactive/tail 遵循 vma/vta；VL=0 或 vstart≥vl 时整个目标不更新。成功完成后 vstart=0。
  • masked vd 不得重叠 v0；v0 不能同时以 EEW=1 掩码与 SEW 数据源读取。无效 frm 的使用保留，即使 VL=0 或 vstart≥vl；不保证必定触发非法指令。仅活动元素的异常累积到 fflags；不使用定点 vxrm。
  • 按动态 frm 舍入。舍入值超出目标无符号整数范围时裁剪并置 NV；+∞/NaN 得最大值，-∞ 得0。结果与源值不同且未置 NV 时置 NX。动画只接受有限且舍入后落在演示范围内的输入。

容易混淆 / 常见误区

这是单宽转换，输入和输出都使用当前 SEW；不要把它当作 VFWCVT 扩宽或 VFNCVT 窄化形式。
需要舍入时使用浮点 frm；不要把它和定点舍入模式 vxrm 混淆。
VFCVT.XU.F.V 的源元素按浮点值解释，再转换为无符号整数；它不是 FCLASS 分类或位模式搬运。
vm=0 时 v0.t 只选择活动元素；被掩码关闭的元素不会产生本页动画展示的转换结果。
NaN、无穷、越界和浮点异常标志按官方浮点转换规则处理；本页动画只演示有限且可核验的范围内样例。
不要把本页动画的 SEW=32/64 示例误读为完整 SEW=16 半精度模拟；半精度转换仍以官方 Zvfh 规则为准。

常见问题

VFCVT.XU.F.V 是扩宽或窄化转换吗？

不是。VFCVT.XU.F.V 属于单宽 VFCVT 形式，输入和输出都使用当前 SEW；扩宽使用 VFWCVT，窄化使用 VFNCVT。

VFCVT.XU.F.V 的舍入来源是什么？

需要舍入时使用浮点动态舍入模式 frm；不是定点 vxrm。

VFCVT.XU.F.V 如何使用掩码？

vm=0 时只转换 v0.t 为 1 的活动元素；vm=1 表示不使用执行掩码。非活动元素和尾部元素按当前 vma/vta 策略处理。