RVOPcode
首页/指令库/VFNMSUB-VV
VFNMSUB.VV

RISC-V VFNMSUB.VV 指令详解

指令手册OPFVV

活动元素计算 vd[i] = -(vs1[i] * old vd[i]) + vs2[i]；旧 vd 是乘数，仅按动态 frm 舍入一次。

指令语法

vfnmsub.vv vd, vs1, vs2, vm
操作数说明
语法 vd, vs1, vs2[, v0.t]；计算 -(vs1[i] * old vd[i]) + vs2[i]。旧 vd 是乘数；先读取三个输入，融合运算仅按动态 frm 舍入一次。funct6=101011、funct3=001、opcode=1010111；指令长 32 位。
向量操作数与结果均为 SEW 位、EMUL=LMUL。同宽源/目标可重叠，同名寄存器须读取相同初始位模式。vs1 与 vs2 都是向量源，没有标量或立即数输入。
可选 v0.t 对应 vm=0，省略对应 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用；masked vd 不得重叠 v0，源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。
prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。
取负的是乘积；不能把运算替换为先舍入的乘法再加减，或先求和再对最终结果取负。仅活动元素的浮点异常累积到 fflags；不使用 vxrm。
V 1.0 适用于 RV32/RV64，支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。要求合法 vtype、支持所需宽度及 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0。
动画固定 VLEN=4096、LMUL=m1、vstart=0、frm=RNE、FLEN=64 和 ta/ma；只计算有限 binary32/64 结果，VF 在 SEW=32 时假定有效 NaN-box。NaN、无穷、溢出和完整 fflags 不在模型展开；教学步骤不表示处理器周期。
V向量运算浮点
相关检索词
VFNMSUB.VV 指令vfnmsub.vv 语法vfnmsub.vv 编码旧 vd负融合运算动态 frmv0.t 掩码

指令行为说明

VFNMSUB.VV 对活动元素执行负乘积融合运算；旧 vd 是乘数，也是输入。乘积不作中间舍入，最终结果仅按动态 frm 舍入一次。

VFNMSUB.VV 指令解析与执行动画

从 OP-V 编码解码到逐元素负融合乘减：每个活动元素把 vs1[i] 与旧 vd[i] 的乘积取负后，以一次舍入加上 vs2[i]。

输入的指令
vfnmsub.vv
执行环境
LMULm1本动画固定的寄存器组倍数
VLEN4096固定向量寄存器长度（bits）
VLMAX128m1 下的最大元素数
vstart0本动画不展示 prestart 元素
frmRNE固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vmata, ma尾部/非活动元素策略
opcode1010111OP-V 主操作码
编码字段
0xac861257
31..26
25
24..20
19..15
14..12
11..7
6..0
101011
funct6
0
vm
01000
vs2
01100
vs1
001
funct3
00100
vd
1010111
OP-V
执行数据路径

lane 0: fma(-(0.5), 0.5, 1) -> 0.75

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15
读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
fma(-(0.5), 0.5, 1)
0.75
i=1活动
fma(-(1), -1, 1.5)
2.5
i=2跳过
v0.t=0，不执行
--
i=3活动
fma(-(2), -2.5, 2.5)
7.5
i=4活动
fma(-(2.5), 4, -3)
-13
i=5活动
fma(-(3), -4.5, 3.5)
17
i=6跳过
v0.t=0，不执行
--
i=7活动
fma(-(4), -8.5, 4.5)
38.5
固定 VLEN=4096、LMUL=m1、vstart=0 的教学环境中，-(vs1[i] * old vd[i]) + vs2[i] 在每个活动 lane 融合计算后仅舍入一次到当前 SEW。动画显式读取旧 vd；有限输入由精确二进制中间值计算，避免把先舍入的乘积误当成架构结果。真实指令使用动态 frm；无效 frm 的使用保留，即使 VL=0 或没有活动元素。NaN、无穷和 fflags 异常累积仍以官方 RVV 浮点规则为准。

旧 vd 是乘数。同名向量寄存器的初始位模式必须一致。VF 标量在 FLEN=64 下读取，SEW=32 时假定有效 NaN-boxing；动画只计算有限 RNE 结果，不展示 fflags。

教学环境固定 VLEN=4096、LMUL=m1、vstart=0、VS/FS 已启用、所选 SEW 受支持。输入浮点数先表示为相应 binary32/64。VL=0 时不更新任何目标元素；同宽源/目标可重叠。非活动及尾元素遵循 ma/ta，不显示确定数值。

快速理解与检索要点

旧 vd 是乘数：vd[i] = -(vs1[i] * old vd[i]) + vs2[i]，融合后按动态 frm 舍入一次。

V 1.0 在 RV32/RV64 支持 FP32/FP64，并依赖 F/D；SEW=16 算术需要 Zvfh。
要求合法 vtype、支持相应浮点宽度、VS/FS 已启用；H 且虚拟化 V=1 时还受 vsstatus.VS/FS 约束。
可选 vm 汇编操作数为 v0.t，对应 vm=0；省略为 vm=1。活动元素满足 vstart≤i<vl 且掩码启用。
prestart 不变，其他非活动/尾元素遵循 vma/vta。成功执行重置 vstart=0；无效 frm 的使用保留，包括 vl=0。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture, version 20260120 — §31.13.6, §31.10, §31.5, §31.18The RISC-V Instruction Set Manual, Volume II: Privileged Architecture, version 20260120 — §3.1.6.7

向量执行上下文

语法 vd, vs1, vs2[, v0.t]；计算 -(vs1[i] * old vd[i]) + vs2[i]。旧 vd 是乘数；先读取三个输入，融合运算仅按动态 frm 舍入一次。funct6=101011、funct3=001、opcode=1010111；指令长 32 位。

向量操作数与结果均为 SEW 位、EMUL=LMUL。同宽源/目标可重叠，同名寄存器须读取相同初始位模式。vs1 与 vs2 都是向量源，没有标量或立即数输入。

可选 v0.t 对应 vm=0，省略对应 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用；masked vd 不得重叠 v0，源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。

prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。

取负的是乘积；不能把运算替换为先舍入的乘法再加减，或先求和再对最终结果取负。仅活动元素的浮点异常累积到 fflags；不使用 vxrm。

V 1.0 适用于 RV32/RV64，支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。要求合法 vtype、支持所需宽度及 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0。

动画固定 VLEN=4096、LMUL=m1、vstart=0、frm=RNE、FLEN=64 和 ta/ma；只计算有限 binary32/64 结果，VF 在 SEW=32 时假定有效 NaN-box。NaN、无穷、溢出和完整 fflags 不在模型展开；教学步骤不表示处理器周期。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

负乘积融合运算

假定 V/VS/FS 已启用、合法 vtype、frm=RNE、e32,m1 和所需浮点格式可用、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。向量输入为 binary32，ft0 若使用则在 FLEN=64 下有效 NaN-boxed。省略 v0.t、未掩码：old v1=[5,5,5,5], v2=[4,4,4,4], v3=[3,3,3,3] → v1=[-17,-17,-17,-17]。tail 按 ta 处理，不假定清零。

使用前检查清单

语法检查
  • 语法 vd, vs1, vs2[, v0.t]；计算 -(vs1[i] * old vd[i]) + vs2[i]。旧 vd 是乘数；先读取三个输入，融合运算仅按动态 frm 舍入一次。funct6=101011、funct3=001、opcode=1010111；指令长 32 位。
  • 向量操作数与结果均为 SEW 位、EMUL=LMUL。同宽源/目标可重叠，同名寄存器须读取相同初始位模式。vs1 与 vs2 都是向量源，没有标量或立即数输入。
语义检查
  • 可选 v0.t 对应 vm=0，省略对应 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用；masked vd 不得重叠 v0，源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。
  • prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。
  • 取负的是乘积；不能把运算替换为先舍入的乘法再加减，或先求和再对最终结果取负。仅活动元素的浮点异常累积到 fflags；不使用 vxrm。
  • V 1.0 适用于 RV32/RV64，支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。要求合法 vtype、支持所需宽度及 VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0。
  • 动画固定 VLEN=4096、LMUL=m1、vstart=0、frm=RNE、FLEN=64 和 ta/ma；只计算有限 binary32/64 结果，VF 在 SEW=32 时假定有效 NaN-box。NaN、无穷、溢出和完整 fflags 不在模型展开；教学步骤不表示处理器周期。

容易混淆 / 常见误区

旧 vd 是乘数；按本页公式绑定三个输入，不能交换 vs2 与旧 vd。
融合运算不等于先舍入的乘法再加减；取负乘积与取负最终和的有符号零结果可能不同。
ta/ma 不保证清零；vl=0 或 vstart≥vl 不更新任何目标元素。masked vd 不可重叠 v0；同名源须有相同初值。

常见问题

旧 vd 提供什么输入？

旧 vd 是乘数。本指令计算 -(vs1[i] * old vd[i]) + vs2[i]，所以目标寄存器也是输入。

使用 frm 还是 vxrm？

使用有效动态 frm 对融合结果舍入一次；vxrm 不控制浮点运算。仅活动元素的浮点异常累积到 fflags。