VFSUB.VV 使用 vxrm 吗？
不使用。此指令按动态浮点 frm 舍入；vxrm 用于定点舍入。只有活动元素的浮点异常累积到 fflags。
VFSUB.VV
RISC-V VFSUB.VV 指令详解
指令手册OPFVVVFSUB.VV 对活动元素计算 vs2[i] - vs1[i]，按 SEW 格式舍入后写入 vd[i]。
指令语法
vfsub.vv vd, vs2, vs1[, v0.t]
操作数说明
语法 vfsub.vv vd, vs2, vs1[, v0.t]；逐元素计算 vs2[i] - vs1[i]。32 位 OP-V：funct6=000010、funct3=001、opcode=1010111。两个输入均为 SEW 宽。
向量源和结果 EEW=SEW、EMUL=LMUL；同宽目标/源重叠合法。同名源必须提供相同初始位模式。标量反向减法使用 VFRSUB.VF。
vs2 与 vs1 都是向量源；同名源读取相同初始位模式，不存在浮点标量或立即数输入。
可选 v0.t 表示 vm=0，省略表示 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；masked 目标不得与 v0 重叠，同一源寄存器不能同时按数据 EEW 和掩码 EEW=1 读取。
prestart 不更新也不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾部遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。
动态 frm 控制浮点舍入；仅活动元素异常累积到 fflags，不使用 vxrm。要求有效 frm，即使 vl=0；无效 frm 的使用保留。V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需 Zvfh。要求合法 vtype、支持所需宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64、frm=RNE 与 ta/ma；VF 标量在 SEW=32 时假定有效 NaN-box。只计算有限结果，不展示 NaN、无穷、溢出或完整 fflags；教学步骤不是处理器周期。
V向量减法浮点
指令行为说明
VFSUB.VV 执行单宽浮点减法：向量输入和结果均为 SEW 宽。活动元素计算 vs2[i] - vs1[i]；减法顺序为 vs2 减去第二源。浮点结果按动态 frm 舍入，只有活动元素的异常累积到 fflags；不使用定点 vxrm。V 1.0 在 RV32/RV64 提供 FP32/FP64，依赖 F/D；SEW=16 的算术需要 Zvfh。
VFSUB.VV 指令解析与执行动画
从 OP-V 编码解码到逐元素浮点减法：第二源来自 same-lane vs1。
输入的指令
vfsub.vv
执行环境
LMUL本动画固定的寄存器组倍数
VLEN固定向量寄存器长度（bits）
VLMAXm1 下的最大元素数
vstart本动画不展示 prestart 元素
frm固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vma尾部/非活动元素策略
opcodeOP-V 主操作码
编码字段
0x08861257
31..26
25
24..20
19..15
14..12
11..7
6..0
000010
funct6
0
vm
01000
vs2
01100
vs1
001
funct3
00100
vd
1010111
OP-V
执行数据路径
lane 0: 1 - 0.5 -> 0.5
显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。
步骤 1 / 15
读取 OP-V 编码字段
V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。
逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
1 - 0.5
0.5
i=1活动
1.5 - 1
0.5
i=2跳过
v0.t=0，不执行
--
i=3活动
2.5 - 2
0.5
i=4活动
-3 - 2.5
-5.5
i=5活动
3.5 - 3
0.5
i=6跳过
v0.t=0，不执行
--
i=7活动
4.5 - 4
0.5
动画按当前 SEW 对源值和结果执行 RNE 示例量化：SEW=32 使用 binary32，SEW=64 使用 binary64。NaN、无穷和异常标志仍以官方 RVV 浮点规则为准，不在此处当作完整浮点异常模拟器展开。
教学环境固定 VLEN=4096、LMUL=m1、vstart=0、合法 vtype、VS/FS 已启用、FLEN=64、frm=RNE 与 ta/ma。支持所选 binary32/64 减法；同宽目标/源重叠合法。同名源必须提供相同位模式。VF 标量在 SEW=32 时假定有效 NaN-box。VL=0 时所有目标元素包括 tail 均不更新；其他非活动/尾元素不显示确定值。仅计算有限 RNE 结果，不模拟 NaN、无穷、溢出、无效 NaN-box 或完整 fflags；这些范围限制不代表真实浮点指令非法。步骤不是处理器周期。
快速理解与检索要点
VFSUB.VV 的学习重点是 OP-V 编码、同 lane 的 vs1 元素、v0.t 掩码和逐元素 vd[i] = vs2[i] - vs1[i]。
32 位 OP-V：funct6=000010、funct3=001、opcode=1010111。
可选汇编操作数写作 v0.t，表示 vm=0；省略表示 vm=1、未掩码。
逐元素计算 vs2[i] - vs1[i]，不是归约。
所有向量浮点指令均要求有效 frm，即使 vl=0；无效 frm 的使用保留。
向量执行上下文
语法 vfsub.vv vd, vs2, vs1[, v0.t]；逐元素计算 vs2[i] - vs1[i]。32 位 OP-V：funct6=000010、funct3=001、opcode=1010111。两个输入均为 SEW 宽。
向量源和结果 EEW=SEW、EMUL=LMUL；同宽目标/源重叠合法。同名源必须提供相同初始位模式。标量反向减法使用 VFRSUB.VF。
vs2 与 vs1 都是向量源；同名源读取相同初始位模式，不存在浮点标量或立即数输入。
可选 v0.t 表示 vm=0，省略表示 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；masked 目标不得与 v0 重叠，同一源寄存器不能同时按数据 EEW 和掩码 EEW=1 读取。
prestart 不更新也不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾部遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。
动态 frm 控制浮点舍入；仅活动元素异常累积到 fflags，不使用 vxrm。要求有效 frm，即使 vl=0；无效 frm 的使用保留。V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需 Zvfh。要求合法 vtype、支持所需宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64、frm=RNE 与 ta/ma；VF 标量在 SEW=32 时假定有效 NaN-box。只计算有限结果，不展示 NaN、无穷、溢出或完整 fflags；教学步骤不是处理器周期。
常见使用场景
科学计算
假定 V/VS/FS 已启用、合法 vtype、所需浮点格式可用、frm=RNE、e32,m1、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。结果为 binary32；向量输入为 binary32。省略 v0.t、未掩码：v2=[1,2,-3,0], v3=[0.5,0.5,0.5,0.5] → v1=[0.5,1.5,-3.5,-0.5]。尾部遵循 ta，不保证清零。
差分
假定 V/VS/FS 已启用、合法 vtype、所需浮点格式可用、frm=RNE、e32,m1、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。结果为 binary32；向量输入为 binary32。省略 v0.t、未掩码：v2=[1,2,-3,0], v3=[0.5,0.5,0.5,0.5] → v1=[0.5,1.5,-3.5,-0.5]。尾部遵循 ta，不保证清零。
使用前检查清单
语法检查
- 语法 vfsub.vv vd, vs2, vs1[, v0.t]；逐元素计算 vs2[i] - vs1[i]。32 位 OP-V：funct6=000010、funct3=001、opcode=1010111。两个输入均为 SEW 宽。
- 向量源和结果 EEW=SEW、EMUL=LMUL；同宽目标/源重叠合法。同名源必须提供相同初始位模式。标量反向减法使用 VFRSUB.VF。
语义检查
- vs2 与 vs1 都是向量源；同名源读取相同初始位模式，不存在浮点标量或立即数输入。
- 可选 v0.t 表示 vm=0，省略表示 vm=1。活动元素满足 vstart≤i<vl 且掩码允许；masked 目标不得与 v0 重叠，同一源寄存器不能同时按数据 EEW 和掩码 EEW=1 读取。
- prestart 不更新也不产生异常；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾部遵循 vma/vta；ta/ma 不保证清零。成功执行重置 vstart=0。
- 动态 frm 控制浮点舍入；仅活动元素异常累积到 fflags，不使用 vxrm。要求有效 frm，即使 vl=0；无效 frm 的使用保留。V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需 Zvfh。要求合法 vtype、支持所需宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。
- 动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64、frm=RNE 与 ta/ma；VF 标量在 SEW=32 时假定有效 NaN-box。只计算有限结果，不展示 NaN、无穷、溢出或完整 fflags；教学步骤不是处理器周期。
容易混淆 / 常见误区
减法顺序是 vs2[i] - vs1[i]；反向标量减向量应使用 VFRSUB.VF。
活动元素满足 vstart≤i<vl 且执行掩码启用；vl=0 或 vstart≥vl 不更新任何目标元素，包括 tail。ta/ma 不保证清零。
V 依赖 F/D 并支持 FP32/FP64；SEW=16 算术需要 Zvfh，不能仅由 V 推断半精度支持。
动画只计算有限 RNE 结果；NaN、无穷、溢出和完整 fflags 不在模型展开，真实指令按官方浮点规则处理。
常见问题
vm 是普通汇编立即数吗？
不是。这里用可选的 v0.t 表示 vm=0，省略它表示 vm=1；不写数字 0 或 1 作为普通操作数。