首页/指令库/VFWMACC-VV

VFWMACC.VV

RISC-V VFWMACC.VV 指令详解

指令手册R-type

扩展浮点 FMA：wide_product = 扩展(vs1[i] * vs2[i])，vd[i] = +(wide_product) + vd[i]。

指令语法

vfwmacc.vv vd, vs1, vs2, vm

操作数说明

vd：目标向量寄存器组。

vs2/vs1 或标量源：按指令后缀 .vv/.vx/.vi/.vf 决定来源。

vm：若语法包含 vm，vm=0 使用 v0 作为执行掩码，vm=1 为未掩码。

VZvfh向量乘法/乘加浮点

指令行为说明

VFWMACC.VV 执行扩展浮点融合乘加/乘减。两个窄向量源元素相乘。乘积扩展到 2*SEW 后按公式 vd[i] = +(wide_product) + vd[i] 与宽 vd 组合，融合为一次舍入。向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

快速理解与检索要点

VFWMACC.VV 的核心是窄输入生成宽乘积，再按 vd[i] = +(wide_product) + vd[i] 与宽 vd 融合。

扩展 FMA 的目标元素宽度为 2*SEW，寄存器组占用随 EMUL 改变。

只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。

vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。

浮点算术和转换遵循 RVV 浮点规则；普通浮点舍入来自 frm，定点 vxrm 不控制这些指令。

向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

RISC-V Unprivileged ISA Manual：V Standard Extension for Vector Operations

向量执行上下文

阅读 VFWMACC.VV 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vv：两个向量源逐元素参与运算。

先看 vl

当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。

再看 vtype

当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。

最后看 vm/v0

带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。

官方来源：RISC-V V Standard Extension for Vector Operations

常见使用场景

高精度矩阵运算

结合 «vsetvli t0, a0, e16, m1, ta, ma vfwmacc.vv v2, v4, v6» 等实际代码理解该场景。

混合精度ML

结合 «vsetvli t0, a0, e16, m1, ta, ma vfwmacc.vv v2, v4, v6» 等实际代码理解该场景。

使用前检查清单

语法检查

确认当前指令格式为 R-type。
确认操作数排列顺序与示例一致。

语义检查

确认目标寄存器用途和调用约定兼容。
确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

使用公式 wide_product = widen(vs1[i] * vs2[i]); vd[i] = +(wide_product) + vd[i]。

vd 是 2*SEW 宽读写目标；不要把扩展 FMA 与 VFWMUL 纯乘法混淆。