RVOPcode
首页/指令库/VFWMSAC-VF
VFWMSAC.VF

RISC-V VFWMSAC.VF 指令详解

指令手册OPFVF

拓宽融合乘减累加器：f[rs1] 与 vs2[i] 为 SEW 宽乘数，宽 vd[i] 为 2*SEW 加数和结果；(f[rs1] * vs2[i]) - vd[i]。

指令语法

vfwmsac.vf vd, rs1, vs2, vm
操作数说明
语法 vfwmsac.vf vd, rs1, vs2[, v0.t]；32 位 OP-V：opcode=1010111, funct3=101, funct6=111110。vd 同时是宽输入与宽结果。
窄向量源 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留。旧 vd 同时是宽源；窄乘数不得与宽 vd 源组共享寄存器。同名窄源读取相同初值。
每个活动元素计算 (f[rs1] * vs2[i]) - old vd[i]，乘积不单独舍入，只在最终双宽结果处融合舍入。真实指令使用动态 frm，vxrm 不参与。rs1 选择 f 寄存器；FLEN>SEW 时无效 NaN-box 提供 canonical NaN，FLEN<SEW 的编码保留。
省略 v0.t 为 vm=1，写出为 vm=0；仅 vstart≤i<vl 且掩码允许的元素执行并累积浮点异常到 fflags。masked 目标不得含 v0；同一寄存器不能同时作为 EEW=1 掩码源和不同 EEW 数据源读取。
prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时包括 tail 在内的全部目标不更新。其余 inactive/tail 按 vma/vta 处理，ta/ma 不保证清零；成功执行复位 vstart=0。
V 1.0 适用于 RV32/RV64，依赖 F/D；要求受支持的浮点格式、合法 vtype、VS/FS 已启用。H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留（包括 vl=0）。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、RNE、ta/ma 与有限输入，不完整模拟 NaN、无穷或 fflags。
V向量乘法/乘加浮点

扩展条件：V 1.0，适用于 RV32/RV64；所需浮点格式和 vtype 必须受支持，VS/FS 必须启用。标准 V 支持此处 SEW=32 到 binary64 的路径；不表示 SEW=64 可生成受支持的 binary128。

相关检索词
VFWMSAC.VF 指令RISC-V VFWMSAC.VFvfwmsac.vf 语法vfwmsac.vf RVV拓宽融合乘减2*SEW 旧 vdOPFVF 编码

指令行为说明

VFWMSAC.VF 按官方 RVV 语义覆盖宽加数：f[rs1] 与 vs2[i] 是 SEW 宽乘数，vd[i] 同时是 2*SEW 宽输入和结果。每个活动元素执行 (f[rs1] * vs2[i]) - vd[i]，以一次融合浮点运算舍入到宽结果格式。vm=0 时 v0.t 控制元素是否执行；本页面的可交互示例固定展示 SEW=32 到 binary64 的可核验路径。

VFWMSAC.VF 指令解析与执行动画

从 OP-V 编码解码到逐元素拓宽融合乘加：两个 SEW=32 乘数与 2*SEW=64 的宽 vd[i] 在一次 binary64 融合运算中生成结果；第二乘数来自 scalar f[rs1]。

输入的指令
vfwmsac.vf
执行环境
LMULm1本动画固定的寄存器组倍数
VLEN4096固定向量寄存器长度（bits）
VLMAX128m1 下的最大元素数
vstart0本动画不展示 prestart 元素
frmRNE固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
acc/dest EEW64vd 是 FP64 宽加数和结果
vta/vmata, ma尾部/非活动元素策略
opcode1010111OP-V 主操作码
编码字段
0xf8855257
31..26
25
24..20
19..15
14..12
11..7
6..0
111110
funct6
0
vm
01000
vs2
01010
rs1
101
funct3
00100
vd
1010111
OP-V
执行数据路径

lane 0: fma(1, 1.5, -(0.5)) -> 1

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15
读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
fma(1, 1.5, -(0.5))
1
i=1活动
fma(1.5, 1.5, -(-1))
3.25
i=2跳过
v0.t=0，不执行
--
i=3活动
fma(2.5, 1.5, -(-2.5))
6.25
i=4活动
fma(-3, 1.5, -(4))
-8.5
i=5活动
fma(3.5, 1.5, -(-4.5))
9.75
i=6跳过
v0.t=0，不执行
--
i=7活动
fma(4.5, 1.5, -(-8.5))
15.25
本模型固定 SEW=32、LMUL=m1、VLEN=4096、VLMAX=128、vstart=0、合法 vtype、VS/FS 已启用及 ta/ma。乘数先表示为 binary32，结果为 binary64。旧 vd 为 binary64；融合运算仅在最终结果处以 RNE 舍入。宽 vd 同时是源，不能与窄乘数共享寄存器。标量按 FLEN=64 读取，假定有效 NaN-box。非活动与尾部不显示确定值；VL=0 不更新任何目标元素。NaN、无穷、fflags 和微架构周期不在模型范围；真实指令使用动态 frm，无效 frm 的使用保留（包括 VL=0）。

快速理解与检索要点

先把 f[rs1] 与 vs2[i] 作为 SEW 宽乘数读取，再与宽 vd[i] 按 (f[rs1] * vs2[i]) - vd[i] 融合；vd[i] 被结果覆盖。

官方将所有 widening FMA 定义为覆盖宽加数：乘数输入为 SEW，vd 加数和目的元素为 2*SEW。
本条的每元素公式为 vd[i] = (f[rs1] * vs2[i]) - vd[i]。
编码为 opcode=1010111 (OP-V)、funct3=101 (OPFVF)、funct6=111110。
只执行 vstart≤i<vl 中的活动元素；vm=0 时由 v0.t 决定元素是否执行。
浮点算术采用 frm；本交互动画以 RNE 展示有限 binary32 到 binary64 的精确融合计算。
窄源 EEW=SEW、EMUL=LMUL；宽目标 EEW=2*SEW、EMUL=2*LMUL，EMUL>8 的编码保留。
vd 同时是宽源，不能与窄乘数共享寄存器；同名窄源须读取相同初值。
活动元素满足 vstart≤i<vl 且掩码允许；vl=0 或 vstart≥vl 不更新包括 tail 在内的任何目标元素。ta/ma 不保证清零；成功执行复位 vstart=0。
真实指令使用动态 frm，无效 frm 的使用保留（包括 vl=0）；仅活动元素的浮点异常累积到 fflags。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture, Version 20260120 — 31.13.7 Vector Widening Floating-Point Fused Multiply-Add Instructions; 31.3, 31.5, 31.10, 31.13, 31.18.3, 31.20

向量执行上下文

语法 vfwmsac.vf vd, rs1, vs2[, v0.t]；32 位 OP-V：opcode=1010111, funct3=101, funct6=111110。vd 同时是宽输入与宽结果。

窄向量源 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留。旧 vd 同时是宽源；窄乘数不得与宽 vd 源组共享寄存器。同名窄源读取相同初值。

每个活动元素计算 (f[rs1] * vs2[i]) - old vd[i]，乘积不单独舍入，只在最终双宽结果处融合舍入。真实指令使用动态 frm，vxrm 不参与。rs1 选择 f 寄存器；FLEN>SEW 时无效 NaN-box 提供 canonical NaN，FLEN<SEW 的编码保留。

省略 v0.t 为 vm=1，写出为 vm=0；仅 vstart≤i<vl 且掩码允许的元素执行并累积浮点异常到 fflags。masked 目标不得含 v0；同一寄存器不能同时作为 EEW=1 掩码源和不同 EEW 数据源读取。

prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时包括 tail 在内的全部目标不更新。其余 inactive/tail 按 vma/vta 处理，ta/ma 不保证清零；成功执行复位 vstart=0。

V 1.0 适用于 RV32/RV64，依赖 F/D；要求受支持的浮点格式、合法 vtype、VS/FS 已启用。H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留（包括 vl=0）。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、RNE、ta/ma 与有限输入，不完整模拟 NaN、无穷或 fflags。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

binary32 乘数与 binary64 旧目标融合运算

假定 V/VS/FS 已启用、合法 e32,m1、所需格式受支持、frm=RNE、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。浮点标量在 FLEN=64 下有效 NaN-boxed。省略 v0.t，未掩码：old v4/v5(binary64)=[1,2,-3,4], fa0=1.5, v8(binary32)=[2,4,-2,0] → v4/v5=[2,4,0,-4]。tail 按 ta 处理，不保证清零。

使用前检查清单

语法检查
  • 语法 vfwmsac.vf vd, rs1, vs2[, v0.t]；32 位 OP-V：opcode=1010111, funct3=101, funct6=111110。vd 同时是宽输入与宽结果。
  • 窄向量源 EEW=SEW、EMUL=LMUL；vd 的 EEW=2×SEW、EMUL=2×LMUL。EMUL=2/4/8 按组大小对齐，EMUL>8 保留。旧 vd 同时是宽源；窄乘数不得与宽 vd 源组共享寄存器。同名窄源读取相同初值。
语义检查
  • 每个活动元素计算 (f[rs1] * vs2[i]) - old vd[i]，乘积不单独舍入，只在最终双宽结果处融合舍入。真实指令使用动态 frm，vxrm 不参与。rs1 选择 f 寄存器；FLEN>SEW 时无效 NaN-box 提供 canonical NaN，FLEN<SEW 的编码保留。
  • 省略 v0.t 为 vm=1，写出为 vm=0；仅 vstart≤i<vl 且掩码允许的元素执行并累积浮点异常到 fflags。masked 目标不得含 v0；同一寄存器不能同时作为 EEW=1 掩码源和不同 EEW 数据源读取。
  • prestart 不更新、不产生异常；vl=0 或 vstart≥vl 时包括 tail 在内的全部目标不更新。其余 inactive/tail 按 vma/vta 处理，ta/ma 不保证清零；成功执行复位 vstart=0。
  • V 1.0 适用于 RV32/RV64，依赖 F/D；要求受支持的浮点格式、合法 vtype、VS/FS 已启用。H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留（包括 vl=0）。动画固定 SEW=32、LMUL=m1、VLEN=4096、vstart=0、RNE、ta/ma 与有限输入，不完整模拟 NaN、无穷或 fflags。

容易混淆 / 常见误区

官方公式是 vd[i] = (f[rs1] * vs2[i]) - vd[i]；vd 是宽加数且被结果覆盖。
两个乘数为 SEW 宽，vd 为 2*SEW 宽；不要把本指令当作普通单宽 FMA 或纯 VFWMUL。
融合乘加只在最终宽结果处舍入，不应拆成先舍入乘积再相加的两步模型。

常见问题

vd 是仅输出寄存器吗？

不是。官方定义中 vd 是 2*SEW 宽加数，也会被最终结果覆盖；动画将它作为可编辑的累加器输入显示。