VLUXEI32.V 的地址偏移单位是什么？
索引装载的 vs2 元素是无符号字节偏移。
VLUXEI32.V
RISC-V VLUXEI32.V 指令详解
指令手册V-type以 x[rs1] 为基址，使用 vs2 中 32 位无符号字节偏移执行无序 indexed load。
指令语法
vluxei32.v vd, (rs1), vs2, vm
操作数说明
语法 vluxei32.v vd, (rs1), vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 为向量组，rs1 为整数基址寄存器，x0 基址为 0。32 位 LOAD-FP：opcode=0000111、nf=000、mew=0、mop=01、width=110。
ei32 是索引 EEW，不是数据宽度。数据 EEW=SEW、EMUL=LMUL；索引 EMUL=(32/SEW)×LMUL。偏移按字节，不隐式缩放；窄于 XLEN 时先零扩展，等宽时直接相加。
索引宽度须受支持，EMUL 在 1/8..8 内，组起点须合法。不同 EEW 重叠须满足低端/高端限制，合法不同宽重叠强制 ma/ta；同一寄存器不能同时作为 EEW=1 掩码和不同 EEW 的索引源。
V 1.0 支持 RV32/RV64；要求合法 vtype、VS 已启用。仅 vstart≤i<vl 且掩码开启的元素访问内存；masked vd 不能与 v0 重叠。prestart 保持不变，inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1。
本页跨步和无序索引形式均不保证元素访问顺序。非自然对齐可成功或触发未对齐异常，实际地址还须满足访问权限。VL=0 或 vstart≥vl 不更新目标；正常完成后 vstart=0、vl 不变。
V向量内存索引向量装载
指令行为说明
VLUXEI32.V 是 RISC-V V 扩展的无序索引向量装载指令。每个活动元素使用 x[rs1] + zero_extend(vs2[i]) 形成地址；指令名中的 ei32 表示索引 EEW=32，索引是无符号字节偏移，不是元素编号。无序形式不保证元素访问按元素编号顺序被观察。vm=0 时 v0.t 关闭的元素不访问内存。
VLUXEI32.V 指令解析与执行动画
从编码字段解析 32 位索引装载，再逐元素计算 x[rs1] + zero_extend(vs2[i])。
输入的指令
vluxei32.v
执行环境：索引 EEW=32，数据 SEW=32，索引 EEW=32 小于 XLEN=64，所以先零扩展再相加，unordered indexed 访问不保证元素顺序，LMUL=m1，vstart=0（非零时从该元素开始）；这些不属于汇编语法操作数。
教学环境：XLEN=64，VLEN=4096，SEW=32，LMUL=m1，VLMAX=128，索引 EMUL=1，合法 vtype，VS 已启用，vstart=0，ta/ma。假定所选访问均成功，未建模陷入；未对齐访问仅在环境支持时适用。rs1=x0 的基址固定为 0。memory elements 输入表示每次活动读取观察到的值，允许内存随访问变化，并非静态字节内存映像。逐元素步骤不表示处理器周期或实际访问顺序，无序索引不保证元素顺序。inactive/tail 的“-”表示结果未显示，可保留旧值或写全 1；VL=0 不更新目标，正常完成后 vstart=0。
编码字段vluxei32.v / LOAD-FP
31..29
nf
000
28
mew
0
27..26
mop
01
25
vm
0
24..20
vs2
10000
19..15
rs1
01010
14..12
width
110
11..7
vd/vs3
01000
6..0
opcode
0000111
地址与数据路径addr[i] = 0x8000 + zero_extend(vs2[i])
i=0
i=1
i=2
i=3
i=4
i=5
i=6
i=7
i=8
i=9
i=10
i=11
i=12
i=13
i=14
i=15
vs2 byte offset
0x00000001
0x00000004
0x00000007
0x0000000a
0x0000000d
0x00000010
0x00000013
0x00000016
0x00000019
0x0000001c
0x0000001f
0x00000022
0x00000025
0x00000028
0x0000002b
0x0000002e
addr
0x8001
0x8004
0x8007
0x800a
0x800d
0x8010
0x8013
0x8016
0x8019
0x801c
0x801f
0x8022
0x8025
0x8028
0x802b
0x802e
mem
0x00000101
0x00000202
0x00000303
0x00000404
0x00000505
0x00000606
0x00000707
0x00000808
0x00000909
0x00000a0a
0x00000b0b
0x00000c0c
0x00000d0d
0x00000e0e
0x00000f0f
0x00001010
active
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
v8
...
...
-
...
...
...
...
-
...
...
...
...
-
...
...
...
步骤 1 / 22
显示向量内存指令编码
动画从 32 位向量内存指令编码开始，按官方位段显示 nf、mew、mop、vm、rs2/vs2 或 lumop/sumop、width、寄存器字段和 opcode。
快速理解与检索要点
VLUXEI32.V 的 vs2 是字节偏移向量，不是元素编号；无序形式不能依赖元素访问顺序。
索引 EEW=32；装载数据元素按当前 SEW 解释，寄存器组占用由数据 SEW/LMUL 与索引 EEW 共同约束。
无序索引装载允许访问顺序不按元素顺序观察；偏移值是无符号字节偏移。
vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码；未活动元素和尾部元素按当前 vma/vta 策略处理。
V 1.0：RV32/RV64，合法 vtype、VS 启用；EMUL=1/8..8，寄存器组起点合法；仅 vstart≤i<vl 的活动元素访问内存。VL=0 不更新目标，正常完成 vstart=0、vl 不变；未对齐可成功或陷入。
向量执行上下文
语法 vluxei32.v vd, (rs1), vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 为向量组，rs1 为整数基址寄存器，x0 基址为 0。32 位 LOAD-FP：opcode=0000111、nf=000、mew=0、mop=01、width=110。
ei32 是索引 EEW，不是数据宽度。数据 EEW=SEW、EMUL=LMUL；索引 EMUL=(32/SEW)×LMUL。偏移按字节，不隐式缩放；窄于 XLEN 时先零扩展，等宽时直接相加。
索引宽度须受支持，EMUL 在 1/8..8 内，组起点须合法。不同 EEW 重叠须满足低端/高端限制，合法不同宽重叠强制 ma/ta；同一寄存器不能同时作为 EEW=1 掩码和不同 EEW 的索引源。
V 1.0 支持 RV32/RV64；要求合法 vtype、VS 已启用。仅 vstart≤i<vl 且掩码开启的元素访问内存；masked vd 不能与 v0 重叠。prestart 保持不变，inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1。
本页跨步和无序索引形式均不保证元素访问顺序。非自然对齐可成功或触发未对齐异常，实际地址还须满足访问权限。VL=0 或 vstart≥vl 不更新目标；正常完成后 vstart=0、vl 不变。
常见使用场景
稀疏数据读取
假定 V/VS 已启用、所需宽度受支持、VLEN≥128、x10=0x8000、x11=4，内存访问均成功；vsetvli 后 vl=4、vstart=0、ta/ma。e32,m1; v2 byte offsets=[0,8,16,24]; addresses=[0x8000,0x8008,0x8010,0x8018]; memory values=[10,20,30,40] → v1=[10,20,30,40]。省略 v0.t，未掩码；agnostic 可保留旧值或写全 1，tail 不保证清零；地址列表不是实际访问顺序。
无顺序要求的 gather 访问
假定 V/VS 已启用、所需宽度受支持、VLEN≥128、x10=0x8000、x11=4，内存访问均成功；vsetvli 后 vl=4、vstart=0、ta/ma。e32,m1; v2 byte offsets=[0,8,16,24]; addresses=[0x8000,0x8008,0x8010,0x8018]; memory values=[10,20,30,40] → v1=[10,20,30,40]。省略 v0.t，未掩码；agnostic 可保留旧值或写全 1，tail 不保证清零；地址列表不是实际访问顺序。
间接数组装载
假定 V/VS 已启用、所需宽度受支持、VLEN≥128、x10=0x8000、x11=4，内存访问均成功；vsetvli 后 vl=4、vstart=0、ta/ma。e32,m1; v2 byte offsets=[0,8,16,24]; addresses=[0x8000,0x8008,0x8010,0x8018]; memory values=[10,20,30,40] → v1=[10,20,30,40]。省略 v0.t，未掩码；agnostic 可保留旧值或写全 1，tail 不保证清零；地址列表不是实际访问顺序。
使用前检查清单
语法检查
- 语法 vluxei32.v vd, (rs1), vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 为向量组，rs1 为整数基址寄存器，x0 基址为 0。32 位 LOAD-FP：opcode=0000111、nf=000、mew=0、mop=01、width=110。
- ei32 是索引 EEW，不是数据宽度。数据 EEW=SEW、EMUL=LMUL；索引 EMUL=(32/SEW)×LMUL。偏移按字节，不隐式缩放；窄于 XLEN 时先零扩展，等宽时直接相加。
语义检查
- 索引宽度须受支持，EMUL 在 1/8..8 内，组起点须合法。不同 EEW 重叠须满足低端/高端限制，合法不同宽重叠强制 ma/ta；同一寄存器不能同时作为 EEW=1 掩码和不同 EEW 的索引源。
- V 1.0 支持 RV32/RV64；要求合法 vtype、VS 已启用。仅 vstart≤i<vl 且掩码开启的元素访问内存；masked vd 不能与 v0 重叠。prestart 保持不变，inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1。
- 本页跨步和无序索引形式均不保证元素访问顺序。非自然对齐可成功或触发未对齐异常，实际地址还须满足访问权限。VL=0 或 vstart≥vl 不更新目标；正常完成后 vstart=0、vl 不变。
容易混淆 / 常见误区
ei32 表示索引 EEW=32，不是被装载数据的 SEW；数据元素宽度仍来自当前 vtype。
vs2[i] 是无符号字节偏移；地址是 x[rs1] + zero_extend(vs2[i])，不是 x[rs1] + i * EEW，也不是元素编号。
无序 indexed load 不保证元素访问顺序；如果地址空间需要元素顺序，应使用 ordered indexed 形式。
vm=0 时 v0.t 关闭的元素不执行内存读取，也不应在动画或示例中当作写 0。
常见问题
VLUXEI32.V 如何处理掩码？
vm=0 时用 v0 选择活动元素，vm=1 时所有 body 元素都参与；非活动和尾部元素按当前策略处理。