VMACC.VV 如何处理掩码？
vm=0 时用 v0 选择活动元素，vm=1 时所有 body 元素都参与；非活动和尾部元素按当前策略处理。
VMACC.VV
RISC-V VMACC.VV 指令详解
指令手册OPMVV将 vs1 与 vs2 的乘积低 SEW 位加到旧 vd。
指令语法
vmacc.vv vd, vs1, vs2, vm
操作数说明
32 位 OP-V：opcode=1010111、funct6=101101、funct3=010 (OPMVV)。vd 既是旧 SEW 累加器又是目标；语法先列 vs1/rs1，再列 vs2。
活动元素写 (旧 vd + vs1×vs2) mod 2^SEW。同名源和累加器必须具有相同初始元素。VMADD 的第一乘数是旧 vd；VMACC 的旧 vd 是加数。
省略 v0.t 为 vm=1；给出时 vm=0，仅掩码开启的 body 元素参与。相同 EEW 的目的/源可重叠；masked vd 不能重叠 v0，同一寄存器不能同时读取为 EEW=1 掩码与 SEW 数据。
要求 V 1.0、VS 已启用、合法 vtype 和所需宽度受支持；prestart 不更新，body 为 vstart≤i<vl。VL=0 或 vstart≥vl 不更新任何目标（包括 tail）；正常完成后 vstart=0，vl 不变。
inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1，不保证清零。动画固定 LMUL=m1、VLEN=4096、vstart=0。
V向量乘法/乘加整数算术
指令行为说明
VMACC.VV 是 RISC-V V 扩展的破坏性整数乘加指令。对每个活动元素，它把 vs1[i] 与 vs2[i] 的乘积低 SEW 位加到旧 vd[i]，并将 SEW 宽结果写回 vd[i]。
VMACC.VV 指令解析与执行动画
从 OP-V 编码字段开始，展示 VMACC 如何读取旧 vd 累加器，将两个 SEW 源的乘积低半加到它，并写回 SEW 宽结果。
输入的指令
vmacc.vv
执行环境
教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。固定 VLEN=4096，VLMAX=4096/16=256，只演示支持所选 SEW 的实现；同名向量源必须具有相同元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理，不在结果行中伪造确定值；VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行，v0 位仅作 carry/borrow-in。
OP-V encodingvmacc.vv
funct6
101101
vm
0
vs2
01000
vs1
01100
funct3
010
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
old v4
0xffdf
0x0131
0x0162
0x0193
0xffcb
0x01f5
0x0226
0x0257
v8
0x00fa
0x010b
0x011c
0x012d
0x013e
0x014f
0x0160
0x0171
acc+low*
acc+low*
acc+low*
acc+low*
acc+low*
acc+low*
acc+low*
acc+low*
v12
0x000d
0x0016
0x001f
0x0028
0x0031
0x003a
0x0043
0x004c
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vmacc.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数覆盖加数的整数乘加、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
活动元素计算 (旧 vd + vs1/rs1 × vs2) mod 2^SEW；inactive/tail 按策略处理。
向量-标量 `.vx` 形式使用 x[rs1]，向量-向量 `.vv` 形式使用 vs1。
单宽乘加保留结果低 SEW 位；拓宽乘加使用 2×SEW 累加器，仍有有限宽度。
vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码；未活动元素和尾部元素按当前 vma/vta 策略处理。
向量执行上下文
32 位 OP-V：opcode=1010111、funct6=101101、funct3=010 (OPMVV)。vd 既是旧 SEW 累加器又是目标；语法先列 vs1/rs1，再列 vs2。
活动元素写 (旧 vd + vs1×vs2) mod 2^SEW。同名源和累加器必须具有相同初始元素。VMADD 的第一乘数是旧 vd；VMACC 的旧 vd 是加数。
省略 v0.t 为 vm=1；给出时 vm=0，仅掩码开启的 body 元素参与。相同 EEW 的目的/源可重叠；masked vd 不能重叠 v0，同一寄存器不能同时读取为 EEW=1 掩码与 SEW 数据。
要求 V 1.0、VS 已启用、合法 vtype 和所需宽度受支持；prestart 不更新，body 为 vstart≤i<vl。VL=0 或 vstart≥vl 不更新任何目标（包括 tail）；正常完成后 vstart=0，vl 不变。
inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1，不保证清零。动画固定 LMUL=m1、VLEN=4096、vstart=0。
常见使用场景
逐元素整数乘累加
假定 RV32/RV64 V；VS 已启用、合法 vtype、VLEN≥128、所需宽度受支持；vsetvli 后 vl=4、vstart=0、ta/ma，未掩码。x10=4; e32,m1; old v1=[10,20,30,40], v2=[2,4,6,8], v3=[3,3,3,3] → v1=[16,32,48,64]。结果按写回前源值计算。tail 不保证清零；正常完成后 vstart=0。
保留 SEW 位的乘加
假定 RV32/RV64 V；VS 已启用、合法 vtype、VLEN≥128、所需宽度受支持；vsetvli 后 vl=4、vstart=0、ta/ma，未掩码。x10=4; e32,m1; old v1=[10,20,30,40], v2=[2,4,6,8], v3=[3,3,3,3] → v1=[16,32,48,64]。结果按写回前源值计算。tail 不保证清零；正常完成后 vstart=0。
使用前检查清单
语法检查
- 32 位 OP-V：opcode=1010111、funct6=101101、funct3=010 (OPMVV)。vd 既是旧 SEW 累加器又是目标；语法先列 vs1/rs1，再列 vs2。
- 活动元素写 (旧 vd + vs1×vs2) mod 2^SEW。同名源和累加器必须具有相同初始元素。VMADD 的第一乘数是旧 vd；VMACC 的旧 vd 是加数。
语义检查
- 省略 v0.t 为 vm=1；给出时 vm=0，仅掩码开启的 body 元素参与。相同 EEW 的目的/源可重叠；masked vd 不能重叠 v0，同一寄存器不能同时读取为 EEW=1 掩码与 SEW 数据。
- 要求 V 1.0、VS 已启用、合法 vtype 和所需宽度受支持；prestart 不更新，body 为 vstart≤i<vl。VL=0 或 vstart≥vl 不更新任何目标（包括 tail）；正常完成后 vstart=0，vl 不变。
- inactive/tail 按 vma/vta；agnostic 可保留旧值或写全 1，不保证清零。动画固定 LMUL=m1、VLEN=4096、vstart=0。
容易混淆 / 常见误区
vd 同时是旧累加输入和目标；结果保留低 SEW 位，不是完整 2×SEW 乘积。
VMACC 覆盖加数 vd；VMADD 覆盖的第一乘数也是旧 vd，并非 vs1。
masked-off/tail 按 vma/vta 处理，不保证清零。