VMIN.VV 和 VMINU 有什么区别?
VMIN.VV 使用有符号整数顺序;对应 U 形式使用无符号整数顺序。两者都写回被选中源元素的 SEW 位模式。
逐元素按有符号整数关系选择较小值,并把选中的 SEW 位模式写入 vd。
VMIN.VV 是 RISC-V V 扩展的 向量-向量有符号最小值指令。每个 active body 元素读取 vs2[i] 和 vs1[i],按有符号整数关系比较,选择较小值的原始 SEW 位模式写入 vd;vm=0 时由 v0 mask 控制哪些元素执行。
从 OP-V 编码字段开始,展示 VMIN 如何按有符号整数关系比较活动元素,并把较小的 SEW 位模式写回 vd。
教学模型固定 LMUL=m1、vstart=0,只展示所选 VL 的 body 元素。固定 VLEN=4096,VLMAX=4096/16=256,只演示支持所选 SEW 的实现;同名向量源必须具有相同元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理,不在结果行中伪造确定值;VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行,v0 位仅作 carry/borrow-in。
vmin.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、SEW 宽度整数有符号最小值、mask 控制和 vd 写回;不模拟流水线、缓存或执行时延。
VMIN.VV 对当前 vl 范围内的 active 元素逐 lane 比较 vs2 与 vs1,按有符号整数关系选择较小值。结果是被选中源元素的 SEW 位模式写回 vd;它不计算差值,也不设置 vxsat 或 fflags。
按 SEW 补码有符号顺序比较 vs2[i] 与 vs1[i],选较小源位模式写 vd[i];不设置 vxsat 或 fflags。
32 位 OP-V:opcode=1010111、funct6=000101、funct3=000。[, v0.t] 可选:省略为 vm=1,给出为 vm=0。
源/目标 EEW=SEW、EMUL=LMUL,同宽重叠合法;两个同名源须有相同初值。masked vd 不可含 v0,v0 不可同时提供 EEW=1 mask 与 SEW 数据。
需 V 1.0、合法 vtype、VS 已启用与受支持 SEW。body 为 vstart≤i<vl;prestart 不更新,inactive 按 vma,tail 按 vta。vl=0 或 vstart≥vl 不更新任何目标(含 tail)。动画固定 m1、VLEN=4096、vstart=0;步骤不是处理器周期。
假定 RV32/RV64 V 1.0、VS 已启用、合法 e32,m1、VLEN≥128、vl=4、vstart=0、ta/ma,源已初始化;使用 v0.t;v8=[0xffffffff,2,0x80000000,7], v12=[3,3,3,3], v0.mask=[1,0,1,1] → v4=[0xffffffff,policy,0x80000000,3]。policy 为保留旧值或全1,tail 不保证清零。
假定 RV32/RV64 V 1.0、VS 已启用、合法 e32,m1、VLEN≥128、vl=4、vstart=0、ta/ma,源已初始化;使用 v0.t;v8=[0xffffffff,2,0x80000000,7], v12=[3,3,3,3], v0.mask=[1,0,1,1] → v4=[0xffffffff,policy,0x80000000,3]。policy 为保留旧值或全1,tail 不保证清零。
VMIN.VV 使用有符号整数顺序;对应 U 形式使用无符号整数顺序。两者都写回被选中源元素的 SEW 位模式。
不会。它按有符号顺序比较并选择源位模式,不是饱和运算或浮点运算;仍须满足向量配置和状态合法性。
vm=0 时只有 v0.t 为 1 的 body 元素执行比较;vm=1 时当前 vl 内的 body 元素都活动。mask-off 和 tail 元素的目标结果由当前 vtype policy 决定。