VMSLE.VI 的结果是什么格式？
结果写入 mask register 布局，每个 active 元素一位 predicate bit，不是 0/1 或 0/-1 的普通 SEW 宽向量元素。
VMSLE.VI
RISC-V VMSLE.VI 指令详解
指令手册OPIVIVMSLE.VI 逐元素执行有符号小于等于立即数比较，并把活动元素的布尔结果写入目标 mask。
指令语法
vmsle.vi vd, vs2, imm[, v0.t]
操作数说明
语法 vmsle.vi vd, vs2, imm[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 是单个 mask 寄存器，bit i 对应元素 i，与 SEW/LMUL 无关。
32 位 OP-V：opcode=1010111、funct6=011101、funct3=011 (OPIVI)。
活动元素按补码有符号关系比较 vs2[i] <= scalar，真写1，假写0。simm5（-16..15）先符号扩展到 SEW。
vd 可为 v0；不同 EEW 的目的/源重叠须从源组最低寄存器开始，并强制 ma/ta。vm=0 时 v0 不可同时作 SEW 数据源。
需 RV32/RV64 V 1.0、VS 已启用、合法 vtype 和受支持 SEW；body 为 vstart≤i<vl，prestart 不变。inactive 按 vma，mask tail 恒 agnostic；vl=0 不更新任何目标位，包括 tail。动画固定 m1、VLEN=4096、vstart=0，只显示 body；步骤不是处理器周期。
V向量整数运算比较
指令行为说明
VMSLE.VI 是 RISC-V V 扩展的向量-立即数整数 predicate 生成指令。在当前 vl 的 body 元素内，它比较 vs2[i] 与 符号扩展后的 5-bit 立即数；vm=1 时所有 body 元素参与，vm=0 时仅 v0.t 选中的元素参与。结果写入 mask register 布局的 vd，每个元素索引一位。
VMSLE.VI 指令解析与执行动画
从 OP-V 编码开始，展示 signed integer less than or equal with immediate 比较如何读取活动元素并生成每元素一位的 predicate mask。
输入的指令
vmsle.vi
执行环境
固定合法教学上下文：VLEN=4096 bits、LMUL=m1、vstart=0；所选 VL 均不超过当前 SEW 的 VLMAX=128。
立即数值
7 -> 7
5-bit signed imm 先符号扩展到 SEW要求合法 vtype、VS 已启用与受支持 SEW。目标可为 v0；LMUL=m1 时也可与数据源同名。同名数据源必须提供相同元素；v0.t 下 v0 不可同时按 SEW 作为数据源读取。结果 tail 始终 agnostic，masked-off 值按 vma 处理；VL=0 时包括 tail 在内均不更新。
目的与 SEW 数据源合法重叠时强制 ma/ta；步骤仅为教学分解，不是处理器周期。
V-format integer compare encoding
31..26
funct6
011101
25
vm
1
24..20
vs2
v8
19..15
imm
00111 (7)
14..12
funct3
011
11..7
vd
v0
6..0
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
3
2
7
7
0
12
5
9
<=
<=
<=
<=
<=
<=
<=
<=
<=
imm
7
7
7
7
7
7
7
7
active
1
1
1
1
1
1
1
1
v0
-
-
-
-
-
-
-
-
本动画只展示 ISA 可见的比较、执行掩码和目标 mask 写回关系，并固定 vstart=0；未活动元素和尾部元素不在这里模拟为确定数据值。对于 .vx，当前可选 SEW (8/16/32) 不大于 XLEN，模型先从 x[rs1] 取低 SEW 位再按本指令的 signed/unsigned 关系解释。
快速理解与检索要点
VMSLE.VI 不是写普通整数向量，而是把每个 active 元素的 有符号小于等于立即数 比较结果写成目标 mask 的一位。动画从 OP-V 编码字段开始，解析 向量-立即数操作数，再展示逐 lane 比较和 vd.mask 写回。
32 位 OP-V：opcode=1010111、funct6=011101、funct3=011 (OPIVI)。省略 v0.t 为 vm=1，给出为 vm=0。
活动元素按 补码有符号小于等于关系比较 vs2[i] 与 scalar，真写目标 mask bit i 为 1，假为 0。imm 为 simm5（-16..15），先符号扩展到 SEW。按 SEW 补码有符号顺序比较。
vd 为单个 mask 寄存器，bit i 对应元素 i，与 SEW/LMUL 无关，可为 v0。与数据源不同 EEW 的重叠须位于源组最低寄存器并强制 ma/ta；vm=0 时 v0 不可同时读取为 SEW 数据。
需 RV32/RV64 V 1.0、VS 已启用、合法 vtype 与受支持 SEW。body 为 vstart≤i<vl；prestart 不变，inactive 按 vma，mask tail 恒 agnostic。vl=0 或 vstart≥vl 不更新任何目标位（含 tail）。
向量执行上下文
语法 vmsle.vi vd, vs2, imm[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 是单个 mask 寄存器，bit i 对应元素 i，与 SEW/LMUL 无关。
32 位 OP-V：opcode=1010111、funct6=011101、funct3=011 (OPIVI)。
活动元素按补码有符号关系比较 vs2[i] <= scalar，真写1，假写0。simm5（-16..15）先符号扩展到 SEW。
vd 可为 v0；不同 EEW 的目的/源重叠须从源组最低寄存器开始，并强制 ma/ta。vm=0 时 v0 不可同时作 SEW 数据源。
需 RV32/RV64 V 1.0、VS 已启用、合法 vtype 和受支持 SEW；body 为 vstart≤i<vl，prestart 不变。inactive 按 vma，mask tail 恒 agnostic；vl=0 不更新任何目标位，包括 tail。动画固定 m1、VLEN=4096、vstart=0，只显示 body；步骤不是处理器周期。
常见使用场景
条件执行
假定 RV32/RV64 V 1.0、VS 已启用、合法 e32,m1、VLEN≥128、vl=4、vstart=0，源已初始化，示例未掩码。v2=[-1,0,1,7], imm=0 → v1.mask[0..3]=[1,1,0,0]。只写 mask bit，tail 恒 agnostic，不假定清零。
范围检查
假定 RV32/RV64 V 1.0、VS 已启用、合法 e32,m1、VLEN≥128、vl=4、vstart=0，源已初始化，示例未掩码。v2=[-1,0,1,7], imm=0 → v1.mask[0..3]=[1,1,0,0]。只写 mask bit，tail 恒 agnostic，不假定清零。
使用前检查清单
语法检查
- 语法 vmsle.vi vd, vs2, imm[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。vd 是单个 mask 寄存器，bit i 对应元素 i，与 SEW/LMUL 无关。
- 32 位 OP-V：opcode=1010111、funct6=011101、funct3=011 (OPIVI)。
语义检查
- 活动元素按补码有符号关系比较 vs2[i] <= scalar，真写1，假写0。simm5（-16..15）先符号扩展到 SEW。
- vd 可为 v0；不同 EEW 的目的/源重叠须从源组最低寄存器开始，并强制 ma/ta。vm=0 时 v0 不可同时作 SEW 数据源。
- 需 RV32/RV64 V 1.0、VS 已启用、合法 vtype 和受支持 SEW；body 为 vstart≤i<vl，prestart 不变。inactive 按 vma，mask tail 恒 agnostic；vl=0 不更新任何目标位，包括 tail。动画固定 m1、VLEN=4096、vstart=0，只显示 body；步骤不是处理器周期。
容易混淆 / 常见误区
VMSLE.VI 的目标 vd 是 mask register 布局，每个元素只产生 1 bit predicate，不是 SEW 宽整数结果。
imm 为 simm5（-16..15），先符号扩展到 SEW。按 SEW 补码有符号顺序比较。
vm=0 时 vs2 不能同时为 v0：把 v0 同时作为 EEW=1 执行掩码和 SEW 宽数据源的编码是保留的。
vm=0 只选择 v0.t 为 1 的 body 元素生成新结果；mask-off 和 tail 元素不应被教学动画说成确定写入 0。
常见问题
立即数如何参与比较？
imm 为 simm5（-16..15），先符号扩展到 SEW。按 SEW 补码有符号顺序比较。
vm 与 v0.t 会改变比较关系吗？
不会。vm 只决定哪些 body 元素活动；活动元素仍按当前指令自己的比较关系生成 mask bit。