VNMSUB.VV 的 vd 是普通只写目标吗？
不是。该指令是破坏性形式：旧 vd 是第一乘数。
VNMSUB.VV
RISC-V VNMSUB.VV 指令详解
指令手册OPMVV向量整数负乘减，目标寄存器同时作为乘法输入。
指令语法
vnmsub.vv vd, vs1, vs2, vm
操作数说明
语法 vnmsub.vv vd, vs1, vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。32 位 OP-V：opcode=1010111、funct6=101011、funct3=010。
vd 是 SEW/LMUL 目标组，也是旧第一乘数；活动结果为 lowSEW(vs2[i]−lowSEW(vs1[i]×old vd[i]))。同宽源/目标可重叠，同名寄存器须读取相同初值。结果回绕，不舍入或饱和。
vs1 提供同 lane 的 SEW 宽乘数。
只使用乘积低 SEW 位，从 vs2 中减去；vd 不是 vnmsac 的旧被减数。
要求 V 1.0、已启用向量状态与合法受支持 vtype。masked vd 不可包含 v0；v0 提供 EEW=1 掩码时不能同时提供数据。活动 body 为 vstart≤i<vl 且掩码开启，prestart 不变，inactive/tail 按 vma/vta。vstart≥vl（含 vl=0）不更新任何目标元素。
V向量整数运算乘减
指令行为说明
VNMSUB.VV 对活动元素计算 vs2[i] - (vs1[i] * vd[i])，低 SEW 位写回 vd。
VNMSUB.VV 指令解析与执行动画
从 OP-V 编码字段开始，展示 VNMSUB 如何读取旧 vd 第一乘数，取它与 vs1/rs1 乘积的低半并从 vs2 减去该值，再写回 SEW 宽结果。
输入的指令
vnmsub.vv
执行环境
教学模型固定 LMUL=m1、vstart=0、VLEN=4096，VLMAX=4096/16=256；假设向量状态已启用、vtype 合法且支持所选 SEW。旧 vd 是第一乘数，同名寄存器必须具有相同初值。同宽源/目标可重叠；masked vd 不可为 v0，v0 不能同时提供 mask 与 SEW 数据。只展示 body，inactive/tail 不显示确定结果；VL=0 不更新任何目标元素。步骤仅为教学分解，不是处理器周期。
OP-V encodingvnmsub.vv
funct6
101011
vm
0
vs2
01000
vs1
01100
funct3
010
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
old v4
0xffdf
0x0131
0x0162
0x0193
0xffcb
0x01f5
0x0226
0x0257
v8
0x00fa
0x010b
0x011c
0x012d
0x013e
0x014f
0x0160
0x0171
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
vs2-oldvd*
v12
0x000d
0x0016
0x001f
0x0028
0x0031
0x003a
0x0043
0x004c
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vnmsub.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数覆盖第一乘数的整数负乘减、旧 vd 第一乘数和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VNMSUB.VV 是破坏性整数乘减指令；vd 既参与乘法又接收结果。
VNMSUB 使用旧 vd 作为一个乘法输入，vs2 是被减数。
结果按 SEW 宽度截断，不产生整数溢出异常。
vm=0 使用 v0 执行掩码；vm=1 为不掩码执行。
要求 V 扩展、已启用向量状态、合法 vtype 与受支持元素宽度；VL=0 不更新任何目标元素（含 tail）。
vm=0 时仅 v0.mask[i]=1 的 body 元素执行；inactive/tail 按 vma/vta 处理，不能保证保留。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture (Version 20260120) — 31.11.13. Vector Single-Width Integer Multiply-Add InstructionsThe RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture (Version 20260120) — 31.5. Vector Instruction Formats; 31.10. Vector Arithmetic Instruction Formats; 31.20. Vector Instruction Listing
向量执行上下文
语法 vnmsub.vv vd, vs1, vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。32 位 OP-V：opcode=1010111、funct6=101011、funct3=010。
vd 是 SEW/LMUL 目标组，也是旧第一乘数；活动结果为 lowSEW(vs2[i]−lowSEW(vs1[i]×old vd[i]))。同宽源/目标可重叠，同名寄存器须读取相同初值。结果回绕，不舍入或饱和。
vs1 提供同 lane 的 SEW 宽乘数。
只使用乘积低 SEW 位，从 vs2 中减去；vd 不是 vnmsac 的旧被减数。
要求 V 1.0、已启用向量状态与合法受支持 vtype。masked vd 不可包含 v0；v0 提供 EEW=1 掩码时不能同时提供数据。活动 body 为 vstart≤i<vl 且掩码开启，prestart 不变，inactive/tail 按 vma/vta。vstart≥vl（含 vl=0）不更新任何目标元素。
常见使用场景
覆盖第一乘数的整数乘减
假定 V/VS 已启用、合法 m1、VLEN≥128、支持所需元素宽度、vl=4、vstart=0、v0.mask[0..3]=1111，源已初始化。SEW=8, old v8=[100,0,255,128], v12=[4,1,255,128], v4=[3,3,3,3] → v8=[216,1,2,0]。先读取旧 vd 乘数，再按低 SEW 位回绕。inactive/tail 按策略，不假定清零。
SEW 模运算
假定 V/VS 已启用、合法 m1、VLEN≥128、支持所需元素宽度、vl=4、vstart=0、v0.mask[0..3]=1111，源已初始化。SEW=8, old v8=[100,0,255,128], v12=[4,1,255,128], v4=[3,3,3,3] → v8=[216,1,2,0]。先读取旧 vd 乘数，再按低 SEW 位回绕。inactive/tail 按策略，不假定清零。
使用前检查清单
语法检查
- 语法 vnmsub.vv vd, vs1, vs2[, v0.t]；省略 v0.t 为 vm=1，给出为 vm=0。32 位 OP-V：opcode=1010111、funct6=101011、funct3=010。
- vd 是 SEW/LMUL 目标组，也是旧第一乘数；活动结果为 lowSEW(vs2[i]−lowSEW(vs1[i]×old vd[i]))。同宽源/目标可重叠，同名寄存器须读取相同初值。结果回绕，不舍入或饱和。
语义检查
- vs1 提供同 lane 的 SEW 宽乘数。
- 只使用乘积低 SEW 位，从 vs2 中减去；vd 不是 vnmsac 的旧被减数。
- 要求 V 1.0、已启用向量状态与合法受支持 vtype。masked vd 不可包含 v0；v0 提供 EEW=1 掩码时不能同时提供数据。活动 body 为 vstart≤i<vl 且掩码开启，prestart 不变，inactive/tail 按 vma/vta。vstart≥vl（含 vl=0）不更新任何目标元素。
容易混淆 / 常见误区
vnmsub 使用旧 vd 作为一个乘法输入。
vs2 是被减数，低 SEW 位的乘积从它减去。
结果取低 SEW 位，不产生整数溢出异常。
masked vd 不可为 v0；v0 提供 EEW=1 掩码时不可同时作为数据源。
同宽源/目标可重叠；同名寄存器的旧值必须一致。