先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。
VNSRL.WV
RISC-V VNSRL.WV 指令详解
指令手册OPIVV (OP-V)逻辑窄化右移，将 2*SEW 源元素写成 SEW 结果。
指令语法
vnsrl.wv vd, vs2, vs1, vm
操作数说明
vd：目标向量寄存器组。
vs2/vs1 或标量源：按指令后缀 .vv/.vx/.vi/.vf 决定来源。
vm：若语法包含 vm，vm=0 使用 v0 作为执行掩码，vm=1 为未掩码。
V向量整数运算移位/窄化
指令行为说明
VNSRL.WV 对 2*SEW 宽无符号源元素执行逻辑右移，并将移位后值的低 SEW 位写入目标元素。每个 lane 的移位量取 vs1 对应元素的低 lg2(2*SEW) 位。
VNSRL.WV 指令解析与执行动画
从 OP-V 编码字段开始，展示 VNSRL 如何读取 2*SEW 宽无符号 vs2，取移位量低 lg2(2*SEW) 位逻辑右移，并把低 SEW 位写回 vd。
输入的指令
vnsrl.wv
移位量规则：只使用 对应 vs1 元素的低 lg2(2*SEW) 位。
教学模型固定 LMUL=m1、vstart=0，只展示所选 VL 的 body 元素。固定 VLEN=4096，因此 VLMAX=4096/16=256，当前 VL=8 合法；vs2 的 EMUL=2，宽源组必须从偶数寄存器开始。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理，不在结果行中伪造确定值；VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行，v0 位仅作 carry/borrow-in。
OP-V encodingvnsrl.wv
funct6
101100
vm
0
vs2
01000
vs1
01100
funct3
000
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0x00001234
0x80000040
0x000000ff
0xffffffe0
0x00010000
0x00000007
0x00001234
0x80000040
narrow>>
narrow>>
narrow>>
narrow>>
narrow>>
narrow>>
narrow>>
narrow>>
v12
0x0001
0x0004
0x0000
0x0008
0x0002
0x0013
0x0001
0x0004
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vnsrl.wv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、SEW 宽度整数逻辑窄化右移、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VNSRL.WV 用于把宽整数结果通过逻辑右移缩回 SEW 宽度。
源元素宽度为 2*SEW，目标元素宽度为 SEW。
逻辑右移从高位补零。
该指令不使用 vxrm 舍入，也不设置 vxsat 饱和标志。
向量执行上下文
阅读 VNSRL.WV 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。后缀和操作数形式决定源操作数来自向量、标量还是立即数。
再看 vtype
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
最后看 vm/v0
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
常见使用场景
定点缩放
结合 «vnsrl.wv v8, v12, v4, v0.t» 等实际代码理解该场景。
精度降级
结合 «vnsrl.wv v8, v12, v4, v0.t» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认当前指令格式为 OPIVV (OP-V)。
- 确认操作数排列顺序与示例一致。
语义检查
- 确认目标寄存器用途和调用约定兼容。
- 确认该指令不是伪指令展开后的底层形式。
容易混淆 / 常见误区
vs1 的移位量只使用低 lg2(2*SEW) 位；.wx 形式使用 x0 才是 vncvt.x.x.w 的伪指令展开。
常见问题
VNSRL.WV 会舍入吗？
不会。它是窄化右移；需要定点舍入和饱和时使用 VNCLIP/VNCLIPU。