VOR.VV 会生成向量掩码吗?
不会。VOR.VV 写普通向量元素;比较类指令可生成掩码结果,掩码寄存器逻辑则使用 .mm 指令。
VOR.VV 对 RVV 活动元素执行 SEW 宽整数按位或。
RISC-V VOR.VV 使用 OP-V 编码,对每个活动元素计算 vs2 | 第二源并写入 vd。第二源来自向量寄存器 vs1 的对应元素;vm=0 时由 v0.t 控制参与元素。
从 OP-V 编码字段开始,展示 VOR 如何对活动元素执行 SEW 宽逐位 OR,并写回 vd。
教学模型固定 LMUL=m1、vstart=0,只展示所选 VL 的 body 元素。固定 VLEN=4096,VLMAX=4096/16=256,只演示支持所选 SEW 的实现;同名向量源必须具有相同元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理,不在结果行中伪造确定值;VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行,v0 位仅作 carry/borrow-in。
vor.vv 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、SEW 宽度整数按位或、mask 控制和 vd 写回;不模拟流水线、缓存或执行时延。
VOR.VV 是 V 扩展单宽整数逻辑指令:在 vl 范围内,只对活动元素计算 vs2 | 第二源,结果保持 SEW 位并写入普通向量寄存器 vd。
语法:vor.vv vd, vs2, vs1[, v0.t];省略 v0.t 为 vm=1,带 v0.t 为 vm=0。32 位 OP-V:opcode=1010111、funct6=001010、funct3=000。
vd、vs2 与向量第二源都是 SEW/LMUL 普通向量组;活动元素计算 vs2[i] | 第二源,不是 .mm 掩码逻辑。同宽源/目标可以重叠,同名源必须读取相同初值。
vs1 提供同 lane 的 SEW 宽按位或第二源。
组起点按 EMUL 对齐,EMUL≤8;masked vd 不能包含 v0。v0 作为 EEW=1 执行掩码时不能同时提供 SEW 数据源。
要求 V 1.0、已启用向量状态及合法受支持 vtype。活动 body 为 vstart≤i<vl 且掩码开启;prestart 不变,inactive/tail 按 vma/vta。vstart≥vl(含 vl=0)不更新任何目标元素;masked vd 不可包含 v0,v0 不能同时提供 mask 和数据。
假定 V/VS 已启用、合法 m1、VLEN≥128、支持源/目标宽度、vl=4、vstart=0、v0.mask[0..3]=1111,源已初始化。a0=4, SEW=16, v8=[250,267,284,301], v12=[13,22,31,40] → v4=[255,287,287,301]。逐位或保留 SEW 位。inactive/tail 按策略,不假定清零。
假定 V/VS 已启用、合法 m1、VLEN≥128、支持源/目标宽度、vl=4、vstart=0、v0.mask[0..3]=1111,源已初始化。a0=4, SEW=16, v8=[250,267,284,301], v12=[13,22,31,40] → v4=[255,287,287,301]。逐位或保留 SEW 位。inactive/tail 按策略,不假定清零。
不会。VOR.VV 写普通向量元素;比较类指令可生成掩码结果,掩码寄存器逻辑则使用 .mm 指令。
元素宽度由当前 vtype 中的 SEW 决定;body 范围是 vstart≤i<vl;元素宽度与执行范围不同。
这些元素不执行本条逻辑运算,目标元素结果由当前 mask policy 决定,不能从助记符推断为固定 0。