VSE64.V 会自动设置 vl 吗？
不会。vl/vtype 由此前的 vsetvli、vsetivli 或 vsetvl 设置；向量加载/存储按当前配置执行。
VSE64.V
RISC-V VSE64.V 指令详解
指令手册V-type把 vs3 中的活动 64 位元素按单位步长存入 x[rs1] 开始的连续内存。
指令语法
vse64.v vs3, (rs1)[, v0.t]
操作数说明
vs3 是 EEW=64 数据源组，rs1 选择整数基址；x0 为0。语法 vse64.v vs3, (rs1)[, v0.t]。
省略 v0.t 为 vm=1；提供 v0.t 为 vm=0。EEW 固定在指令中，EMUL=(EEW/SEW)×LMUL。
活动元素写到 x[rs1]+i×8 字节；关闭元素、prestart 和 tail 不写内存。元素访问无序，逐 lane 动画不表示硬件访问顺序。
要求 V 1.0、向量状态启用、合法 vtype/寄存器组及可写内存；body 为 vstart≤i<vl。vl=0 不访问内存；存储不更新 vl 或 vtype。
V向量内存向量存储
指令行为说明
VSE64.V 将 vs3 的活动 64 位元素写入 x[rs1]+i×8 字节；仅 vstart≤i<vl 且掩码开启的元素访问内存。省略 v0.t 为未掩码。
VSE64.V 指令解析与执行动画
从编码字段解析 64 位单位步长存储，再逐元素计算 x[rs1] + i * 8。
输入的指令
vse64.v
执行环境：EEW=64，单位步长=8 字节，示例 SEW=64，LMUL=m1，vstart=0（非零时从该元素开始）；这些不属于汇编语法操作数。
教学配置：V 1.0、VS 已启用、合法 vtype；VLEN=4096、SEW=EEW=64、LMUL=EMUL=m1、vstart=0。基址自然对齐，rs1=x0 时为0；假定活动写入均成功，不建模陷入。VL=0 不访问内存；关闭元素和 tail 不写内存。逐元素步骤不是实际访问顺序或处理器周期；正常完成后 vstart=0。
编码字段vse64.v / STORE-FP
31..29
nf
000
28
mew
0
27..26
mop
00
25
vm
0
24..20
sumop
00000
19..15
rs1
01010
14..12
width
111
11..7
vd/vs3
01000
6..0
opcode
0100111
地址与数据路径addr[i] = 0x8000 + i * 8
i=0
i=1
i=2
i=3
i=4
i=5
i=6
i=7
i=8
i=9
i=10
i=11
i=12
i=13
i=14
i=15
addr
0x8000
0x8008
0x8010
0x8018
0x8020
0x8028
0x8030
0x8038
0x8040
0x8048
0x8050
0x8058
0x8060
0x8068
0x8070
0x8078
v8
0x0000000000001003
0x0000000000002006
0x0000000000003009
0x000000000000400c
0x000000000000500f
0x0000000000006012
0x0000000000007015
0x0000000000008018
0x000000000000901b
0x000000000000a01e
0x000000000000b021
0x000000000000c024
0x000000000000d027
0x000000000000e02a
0x000000000000f02d
0x0000000000010030
active
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
memory write
...
...
-
...
...
...
...
-
...
...
...
...
-
...
...
...
步骤 1 / 22
显示向量内存指令编码
动画从 32 位向量内存指令编码开始，按官方位段显示 nf、mew、mop、vm、rs2/vs2 或 lumop/sumop、width、寄存器字段和 opcode。
快速理解与检索要点
第 i 个活动元素将 vs3[i] 写到 x[rs1]+i×8 字节。vm=0 使用 v0.t，vm=1 未掩码；关闭元素和 tail 不写内存。
EEW=64，地址步长=8 字节；32 位 STORE-FP，opcode=0100111、mew=0、mop=00、nf=000、sumop=00000、width=111。
EMUL=(EEW/SEW)×LMUL，须在1/8..8内且寄存器组合法；不支持的 EEW 编码保留。
vm 是可选 v0.t 或省略的记号，不是数字汇编操作数；masked vs3 不能同时以数据 EEW 读取 v0。
要求 V 1.0、向量状态启用、合法 vtype。body 为 vstart≤i<vl；vl=0 或 vstart≥vl 不写内存；成功完成后 vstart=0。
单位步长元素访问无序；未自然对齐时可能成功或触发地址未对齐异常，取决于实现和内存区域。
向量执行上下文
vs3 是 EEW=64 数据源组，rs1 选择整数基址；x0 为0。语法 vse64.v vs3, (rs1)[, v0.t]。
省略 v0.t 为 vm=1；提供 v0.t 为 vm=0。EEW 固定在指令中，EMUL=(EEW/SEW)×LMUL。
活动元素写到 x[rs1]+i×8 字节；关闭元素、prestart 和 tail 不写内存。元素访问无序，逐 lane 动画不表示硬件访问顺序。
要求 V 1.0、向量状态启用、合法 vtype/寄存器组及可写内存；body 为 vstart≤i<vl。vl=0 不访问内存；存储不更新 vl 或 vtype。
常见使用场景
连续数组写入
假定 V/VS 已启用、合法 m1、VLEN=4096、支持所需宽度、vl=4、vstart=0，源已初始化，所选内存可写且写入成功。SEW=EEW=64, x10=0x8000, v8=[1,2,3,4], v0.mask[0..3]=1010 → [0x8000]=1, [0x8010]=3。仅 lane 0、2 写内存；其余地址不变，不保证实际访问顺序。vl=0 不更新目标。
向量化内存访问
假定 V/VS 已启用、合法 m1、VLEN=4096、支持所需宽度、vl=4、vstart=0，源已初始化，所选内存可写且写入成功。SEW=EEW=64, x10=0x8000, v8=[1,2,3,4], v0.mask[0..3]=1010 → [0x8000]=1, [0x8010]=3。仅 lane 0、2 写内存；其余地址不变，不保证实际访问顺序。vl=0 不更新目标。
使用前检查清单
语法检查
- vs3 是 EEW=64 数据源组，rs1 选择整数基址；x0 为0。语法 vse64.v vs3, (rs1)[, v0.t]。
- 省略 v0.t 为 vm=1；提供 v0.t 为 vm=0。EEW 固定在指令中，EMUL=(EEW/SEW)×LMUL。
语义检查
- 活动元素写到 x[rs1]+i×8 字节；关闭元素、prestart 和 tail 不写内存。元素访问无序，逐 lane 动画不表示硬件访问顺序。
- 要求 V 1.0、向量状态启用、合法 vtype/寄存器组及可写内存；body 为 vstart≤i<vl。vl=0 不访问内存；存储不更新 vl 或 vtype。
容易混淆 / 常见误区
指令名中的 64 是内存元素宽度 EEW；地址步长是 8 字节。
单位步长访问连续地址；不要把它当作 indexed gather/scatter。
被掩码关闭的元素不发起内存写入，也不会把内存位置写成 0。
常见问题
单位步长存储的地址如何计算？
第 i 个活动元素使用 x[rs1] + i * 8 字节；这是连续内存访问，不是任意 gather/scatter。
被 v0.t 关闭的元素会访问内存吗？
不会。vm=0 且对应 v0.t 位为 0 的 body 元素不会执行该元素的存储内存访问。