vsoxei64.v 的 ei64 是数据宽度吗?
不是。ei64 是索引 EEW,说明 vs2 中每个索引元素有 64 位;实际存储数据宽度来自当前 SEW。
RV64 V 有序索引存储:将 x[rs1] 加上 vs2 的64位无符号字节偏移,存储 vs3 的活动 SEW 元素;RV32 V 不支持 ei64。
VSOXEI64.V 使用64位无符号字节偏移,地址为 x[rs1]+vs2[i],存储数据宽度由当前 SEW 决定。有序形式在元素级按元素顺序遵循 RVWMO;v0.t 关闭的元素不访问内存。V 扩展不支持 XLEN=32 时的64位索引,不能把通用的低 XLEN 位地址规则当作 RV32 V 支持。
从编码字段解析 64 位索引存储,再逐元素计算 x[rs1] + vs2[i]。
教学环境:V 1.0、向量状态已启用、合法且受支持 vtype/SEW/索引EEW;固定 VLEN=4096、LMUL=m1、vstart=0,VLMAX=4096/32,索引 EMUL=2。索引组须对齐且不越过v31;同一寄存器不能作为不同EEW的源,v0.t 时源组不能读取v0数据。相同EEW的同名vs3/vs2须有相同元素。x0基址为0。假定所有活动访问成功,未对齐访问要求环境支持;地址显示限制0..0xffffffff并非ISA限制。只显示逐元素存储事件(非最终字节内存映像);重复/重叠地址后续存储可能覆盖先前数据。有序存储在元素级按元素顺序遵循RVWMO;步骤不是处理器周期。inactive/tail不访问内存,VL=0无访问;源寄存器不变,正常完成后vstart=0。
动画从 32 位向量内存指令编码开始,按官方位段显示 nf、mew、mop、vm、rs2/vs2 或 lumop/sumop、width、寄存器字段和 opcode。
RV64 V 有序索引存储:将 x[rs1] 加上 vs2 的64位无符号字节偏移,存储 vs3 的活动 SEW 元素;RV32 V 不支持 ei64。
V 1.0;要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用;v0.t为vm=0,省略为vm=1。正常完成后vstart=0。
数据EEW=SEW、EMUL=LMUL;索引EMUL=(索引EEW/SEW)×LMUL且须在1/8..8。组起点须对齐;不同EEW源不能读同一寄存器(含EEW=1的v0)。inactive/tail不访问内存;vstart≥vl无访问。
仅RV64 V支持ei64;RV32 V不支持64位索引。有序存储在元素级遵循RVWMO;源寄存器不变,活动访问仍可能陷入,未对齐可成功或异常。
结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。
结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。
结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。
不是。ei64 是索引 EEW,说明 vs2 中每个索引元素有 64 位;实际存储数据宽度来自当前 SEW。
在 RV64 V 中它是完整64位无符号字节偏移。RV32 V 不支持 ei64 索引。
有序存储按元素顺序遵循 RVWMO;地址和数据公式不变,但同一地址的后续存储可能覆盖先前数据。