首页/指令库/VSOXEI64-V
VSOXEI64.V

RISC-V VSOXEI64.V 指令详解

指令手册V-type

RV64 V 有序索引存储:将 x[rs1] 加上 vs2 的64位无符号字节偏移,存储 vs3 的活动 SEW 元素;RV32 V 不支持 ei64。

指令语法

vsoxei64.v vs3, (rs1), vs2, vm
操作数说明
V 1.0;要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用;v0.t为vm=0,省略为vm=1。正常完成后vstart=0。
数据EEW=SEW、EMUL=LMUL;索引EMUL=(索引EEW/SEW)×LMUL且须在1/8..8。组起点须对齐;不同EEW源不能读同一寄存器(含EEW=1的v0)。inactive/tail不访问内存;vstart≥vl无访问。
仅RV64 V支持ei64;RV32 V不支持64位索引。有序存储在元素级遵循RVWMO;源寄存器不变,活动访问仍可能陷入,未对齐可成功或异常。
V向量内存索引向量存储

指令行为说明

VSOXEI64.V 使用64位无符号字节偏移,地址为 x[rs1]+vs2[i],存储数据宽度由当前 SEW 决定。有序形式在元素级按元素顺序遵循 RVWMO;v0.t 关闭的元素不访问内存。V 扩展不支持 XLEN=32 时的64位索引,不能把通用的低 XLEN 位地址规则当作 RV32 V 支持。

VSOXEI64.V 指令解析与执行动画

从编码字段解析 64 位索引存储,再逐元素计算 x[rs1] + vs2[i]。

输入的指令
vsoxei64.v
执行环境
执行环境:索引 EEW=64,数据 SEW=32,索引 EEW 与 XLEN 均为 64,所以使用完整索引值,ordered indexed 访问在元素级按元素顺序遵循 RVWMO,LMUL=m1,vstart=0(非零时从该元素开始);这些不属于汇编语法操作数。

教学环境:V 1.0、向量状态已启用、合法且受支持 vtype/SEW/索引EEW;固定 VLEN=4096、LMUL=m1、vstart=0,VLMAX=4096/32,索引 EMUL=2。索引组须对齐且不越过v31;同一寄存器不能作为不同EEW的源,v0.t 时源组不能读取v0数据。相同EEW的同名vs3/vs2须有相同元素。x0基址为0。假定所有活动访问成功,未对齐访问要求环境支持;地址显示限制0..0xffffffff并非ISA限制。只显示逐元素存储事件(非最终字节内存映像);重复/重叠地址后续存储可能覆盖先前数据。有序存储在元素级按元素顺序遵循RVWMO;步骤不是处理器周期。inactive/tail不访问内存,VL=0无访问;源寄存器不变,正常完成后vstart=0。

编码字段vsoxei64.v / STORE-FP
31..29
nf
000
28
mew
0
27..26
mop
11
25
vm
0
24..20
vs2
00100
19..15
rs1
01010
14..12
width
111
11..7
vd/vs3
01100
6..0
opcode
0100111
地址与数据路径addr[i] = 0x8000 + vs2[i]
i=0
i=1
i=2
i=3
i=4
i=5
i=6
i=7
i=8
i=9
i=10
i=11
i=12
i=13
i=14
i=15
vs2 byte offset
0x0000000000000001
0x0000000000000004
0x0000000000000007
0x000000000000000a
0x000000000000000d
0x0000000000000010
0x0000000000000013
0x0000000000000016
0x0000000000000019
0x000000000000001c
0x000000000000001f
0x0000000000000022
0x0000000000000025
0x0000000000000028
0x000000000000002b
0x000000000000002e
addr
0x8001
0x8004
0x8007
0x800a
0x800d
0x8010
0x8013
0x8016
0x8019
0x801c
0x801f
0x8022
0x8025
0x8028
0x802b
0x802e
v12
0x00000101
0x00000202
0x00000303
0x00000404
0x00000505
0x00000606
0x00000707
0x00000808
0x00000909
0x00000a0a
0x00000b0b
0x00000c0c
0x00000d0d
0x00000e0e
0x00000f0f
0x00001010
active
1
1
0
1
1
1
1
0
1
1
1
1
0
1
1
1
memory write
...
...
-
...
...
...
...
-
...
...
...
...
-
...
...
...
步骤 1 / 22

显示向量内存指令编码

动画从 32 位向量内存指令编码开始,按官方位段显示 nf、mew、mop、vm、rs2/vs2 或 lumop/sumop、width、寄存器字段和 opcode。

快速理解与检索要点

RV64 V 有序索引存储:将 x[rs1] 加上 vs2 的64位无符号字节偏移,存储 vs3 的活动 SEW 元素;RV32 V 不支持 ei64。

32 位 STORE-FP:opcode=0100111、nf=000、mew=0、mop=11、width=111;vs2 字段存索引寄存器。
索引 EEW=64、EMUL=(64/SEW)×LMUL;数据 EEW=SEW、EMUL=LMUL。索引是字节偏移,不按数据宽度缩放。
仅 RV64 V:XLEN=32 时 V 不支持64位索引;RV64 使用完整64位无符号偏移。
有序存储在元素级按元素顺序遵循 RVWMO;重复或重叠地址后续存储可能覆盖先前数据,源寄存器不变。
活动范围为 vstart≤i<vl 且掩码启用;v0.t 为 vm=0,省略为 vm=1。inactive/tail 不访问内存,VL=0 或 vstart≥vl 无访问;正常完成后 vstart=0。
EMUL 必须在1/8..8,组须对齐且不越过v31;同一寄存器不能同时提供不同 EEW 的源,含 v0.t 的 EEW=1 掩码。未支持的索引EEW为保留编码;访问可陷入,未对齐可成功或异常。
V 1.0;要求向量状态已启用、vill=0及受支持的 vtype/SEW/LMUL;虚拟化 V=1 时还要求 vsstatus.VS 非 Off。

向量执行上下文

V 1.0;要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用;v0.t为vm=0,省略为vm=1。正常完成后vstart=0。

数据EEW=SEW、EMUL=LMUL;索引EMUL=(索引EEW/SEW)×LMUL且须在1/8..8。组起点须对齐;不同EEW源不能读同一寄存器(含EEW=1的v0)。inactive/tail不访问内存;vstart≥vl无访问。

仅RV64 V支持ei64;RV32 V不支持64位索引。有序存储在元素级遵循RVWMO;源寄存器不变,活动访问仍可能陷入,未对齐可成功或异常。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

有顺序要求的间接写入

结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。

设备或有副作用地址空间写入

结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。

稀疏表更新

结合 «vsoxei64.v v8, (a0), v4, v0.t» 等实际代码理解该场景。

使用前检查清单

语法检查
  • V 1.0;要求向量状态已启用、vill=0及受支持vtype。活动元素满足vstart≤i<vl且掩码启用;v0.t为vm=0,省略为vm=1。正常完成后vstart=0。
  • 数据EEW=SEW、EMUL=LMUL;索引EMUL=(索引EEW/SEW)×LMUL且须在1/8..8。组起点须对齐;不同EEW源不能读同一寄存器(含EEW=1的v0)。inactive/tail不访问内存;vstart≥vl无访问。
语义检查
  • 仅RV64 V支持ei64;RV32 V不支持64位索引。有序存储在元素级遵循RVWMO;源寄存器不变,活动访问仍可能陷入,未对齐可成功或异常。

容易混淆 / 常见误区

ei64 表示索引 EEW=64,不是被存储数据的 SEW;数据元素宽度仍来自当前 vtype。
V 扩展在 XLEN=32 时不支持64位索引;本指令不能作为 RV32 V 的低32位索引存储。
有序 indexed 形式只说明元素访问按元素顺序观察;不要把它理解成缓存、流水线或总线实现模型。
vm=0 时 v0.t 关闭的元素不执行内存写入,也不应在动画或示例中当作写 0。

常见问题

vsoxei64.v 的 ei64 是数据宽度吗?

不是。ei64 是索引 EEW,说明 vs2 中每个索引元素有 64 位;实际存储数据宽度来自当前 SEW。

vs2[i] 是元素下标还是地址偏移?

在 RV64 V 中它是完整64位无符号字节偏移。RV32 V 不支持 ei64 索引。

重复地址时有序存储有什么影响?

有序存储按元素顺序遵循 RVWMO;地址和数据公式不变,但同一地址的后续存储可能覆盖先前数据。