先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
逐元素算术右移。
VSRA.VI 执行 RVV 单宽整数算术右移。每个活动元素从 vs2[i] 读取源值,移位量来自 uimm,并只使用官方按 SEW 规定的低位部分;结果写入 vd 的活动元素。vm=0 时由 v0.t 选择参与本条移位的 body 元素。
从 OP-V 编码字段开始,展示 VSRA 如何取移位量低位、按有符号元素执行算术右移并保留符号。
vsra.vi 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 uimm 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、SEW 宽度整数算术右移、mask 控制和 vd 写回;不模拟流水线、缓存或执行时延。
VSRA.VI 对当前 vl 范围内的活动元素逐 lane 执行算术右移。移位量不是完整整数值直接使用,而是按 SEW 只取低 log2(SEW) 位;mask-off 和 tail 元素按当前 vtype policy 处理。
阅读 VSRA.VI 时,不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vi:一个向量源和一个小立即数参与运算。
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy;这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码,vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
结合 «vsra.vi v8, v12, 3, v0.t» 等实际代码理解该场景。
结合 «vsra.vi v8, v12, 3, v0.t» 等实际代码理解该场景。
结合 «vsra.vi v8, v12, 3, v0.t» 等实际代码理解该场景。
编码或源操作数可以提供更宽的值,但普通 RVV 移位实际只使用按 SEW 选择的低 log2(SEW) 位作为移位量。
VSRA 把 vs2 元素解释为有符号值进行算术右移;VSRL 对相同位模式做逻辑右移,高位补 0。