首页/指令库/VSUXEI8-V

VSUXEI8.V

RISC-V VSUXEI8.V 指令详解

Q: VSUXEI8.V 的索引或步长单位是什么？

索引值是无符号字节偏移，不是元素序号。

指令手册STORE-FP

以 x[rs1] 为基址，使用 vs2 中 8 位无符号字节偏移把 vs3 活动元素执行无序 indexed store。

指令语法

vsuxei8.v vs3, (rs1), vs2, vm

操作数说明

vs3 是 SEW/LMUL 数据源，rs1 选择整数基址（x0 为0）；vs2 是 EEW=8 的无符号字节偏移，不按数据宽度缩放。索引 EMUL=(8/SEW)×LMUL 须在1/8..8，组起点合法对齐，不同 EEW 的源不可读取同一寄存器。

32位 STORE-FP：opcode=0100111、nf=000、mew=0、mop=01、width=000；vm 在bit25，vs2 在bits24:20，rs1 在bits19:15，vs3 在bits11:7。

活动元素地址=x[rs1]+vs2[i]，索引窄于 XLEN 时零扩展。支持 RV32/RV64 V。无序访问不保证元素顺序或重叠地址的最终值；源不变。未对齐访问可成功或异常，其他活动访问也可能陷入。

要求 V 1.0、向量状态已启用、vill=0 和受支持 vtype。可选 v0.t 表示 vm=0，省略为 vm=1；仅掩码允许的 vstart≤i<vl 元素访问内存，inactive/tail 无访问。v0 不可同时提供 EEW=1 掩码与数据。vstart≥vl（含vl=0）无访问；正常完成后 vstart=0。

V向量内存索引向量存储

指令行为说明

VSUXEI8.V 是 RISC-V V 扩展的无序索引向量存储指令。每个活动元素使用 x[rs1] + zero_extend(vs2[i]) 形成地址，并把 vs3[i] 的当前 SEW 位数据写入该地址；ei8 只规定索引 EEW=8。无序形式不保证 store 按元素编号顺序被观察。vm=0 时 v0.t 关闭的元素不写内存。

VSUXEI8.V 指令解析与执行动画

从编码字段解析 8 位索引存储，再逐元素计算 x[rs1] + zero_extend(vs2[i])。

输入的指令

vsuxei8.v

vs3向量寄存器 v0-v31rs1整数基址寄存器vs2索引向量寄存器 v0-v31vm执行掩码控制

执行环境

VLSEWXLENx[rs1]vs2 index bytes (8)0..0xff，无符号字节偏移vs3 elements0..0xffffffff，逗号分隔v0 mask bits仅 0/1，长度等于 VL

执行环境：索引 EEW=8，数据 SEW=32，索引 EEW=8 小于 XLEN=64，所以先零扩展再相加，unordered indexed 访问不保证元素顺序，LMUL=m1，vstart=0（非零时从该元素开始）；这些不属于汇编语法操作数。

教学环境：V 1.0、向量状态已启用、合法且受支持 vtype/SEW/索引EEW；固定 VLEN=4096、LMUL=m1、vstart=0，VLMAX=4096/32，索引 EMUL=0.25。索引组须对齐且不越过v31；同一寄存器不能作为不同EEW的源，v0.t 时源组不能读取v0数据。相同EEW的同名vs3/vs2须有相同元素。x0基址为0。假定所有活动访问成功，未对齐访问要求环境支持；地址显示限制0..0xffffffff并非ISA限制。只显示逐元素存储事件（非最终字节内存映像）；重复/重叠地址后续存储可能覆盖先前数据。无序存储不保证元素访问顺序或重叠地址的最终值；步骤也不代表实际访问顺序。步骤不是处理器周期。inactive/tail不访问内存，VL=0无访问；源寄存器不变，正常完成后vstart=0。

编码字段vsuxei8.v / STORE-FP

31..29

000

mew

27..26

mop

24..20

vs2

00100

19..15

rs1

01010

14..12

width

000

11..7

vd/vs3

01100

6..0

opcode

0100111

地址与数据路径addr[i] = 0x8000 + zero_extend(vs2[i])

i=0

i=1

i=2

i=3

i=4

i=5

i=6

i=7

i=8

i=9

i=10

i=11

i=12

i=13

i=14

i=15

vs2 byte offset

0x01

0x04

0x07

0x0a

0x0d

0x10

0x13

0x16

0x19

0x1c

0x1f

0x22

0x25

0x28

0x2b

0x2e

addr

0x8001

0x8004

0x8007

0x800a

0x800d

0x8010

0x8013

0x8016

0x8019

0x801c

0x801f

0x8022

0x8025

0x8028

0x802b

0x802e

v12

0x00000101

0x00000202

0x00000303

0x00000404

0x00000505

0x00000606

0x00000707

0x00000808

0x00000909

0x00000a0a

0x00000b0b

0x00000c0c

0x00000d0d

0x00000e0e

0x00000f0f

0x00001010

active

memory write

...

步骤 1 / 22

显示向量内存指令编码

动画从 32 位向量内存指令编码开始，按官方位段显示 nf、mew、mop、vm、rs2/vs2 或 lumop/sumop、width、寄存器字段和 opcode。

快速理解与检索要点

VSUXEI8.V 是无序索引 RVV 存储指令，内存写入只发生在活动且未被掩码关闭的元素上。

指令名中的 ei8 表示索引元素 EEW，索引值是无符号字节偏移。

无序索引存储不保证元素存储的可观察顺序。

vm=0 使用 v0 执行掩码；被掩码关闭的元素不发起内存写。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture

向量执行上下文

阅读 VSUXEI8.V 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。后缀和操作数形式决定源操作数来自向量、标量还是立即数。

先看 vl

当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。

再看 vtype

当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。

最后看 vm/v0

带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。

官方来源：RISC-V V Standard Extension for Vector Operations

常见使用场景

稀疏数据写入

假定 V/VS 已启用、合法 m1,tu,mu、VLEN=4096、XLEN=64、vl=4、vstart=0，v0.mask[0..3]=1101；SEW=32, x10=0x8000, v8=[10,20,30,40], v4 (EEW=8)=[12,0,8,4]。lane0: [0x800c]=10; lane1: [0x8000]=20; lane3: [0x8004]=40。假定地址可写且活动访问成功；lane2和tail不访问内存，事件不表示访问顺序，源不变。正常完成后vstart=0。

无顺序要求的 scatter 访问

间接数组存储

使用前检查清单

语法检查

确认当前指令格式为 STORE-FP。
确认操作数排列顺序与示例一致。

语义检查

确认目标寄存器用途和调用约定兼容。
确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

ei8 表示索引 EEW=8，不是被存储数据的 SEW；数据元素宽度仍来自当前 vtype。

vs2[i] 是无符号字节偏移；地址是 x[rs1] + zero_extend(vs2[i])，不是 x[rs1] + i * EEW，也不是元素编号。

无序 indexed store 不保证元素访问顺序；如果地址空间需要元素顺序，应使用 ordered indexed 形式。

vm=0 时 v0.t 关闭的元素不执行内存写入，也不应在动画或示例中当作写 0。

常见问题

VSUXEI8.V 的索引或步长单位是什么？