VWREDSUMU.VS

RISC-V VWREDSUMU.VS 指令详解

指令手册V-type

VWREDSUMU.VS 将活动 SEW 元素零扩展后与 2*SEW 初值归约求和；vl>0 时结果写入 vd[0]。

指令语法

vwredsumu.vs vd, vs2, vs1, vm

操作数说明

vs2 为 SEW/LMUL 向量源；vs1[0] 初值和 vd[0] 结果均为 2*SEW 宽标量，各占单个向量寄存器的元素0，EMUL=1，可用任意寄存器。

32位 OP-V：opcode=1010111, funct6=110000, funct3=000 (OPIVV)；vm在bit25，vs2在bits24:20，vs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。

活动 vs2 元素零扩展后与宽初值求和，结果按2*SEW环绕；vl>0 时仅写 vd[0]，其余元素是tail。全零掩码仍写初值，vl=0完全不更新目标。非零vstart触发非法指令异常。

vd可与源或v0重叠；vs2和vs1不能同名读取不同EEW，v0作为EEW=1掩码时不能兼作数据源。其他目标元素通常按vta处理；合法不同EEW源/目标重叠时强制tail-agnostic。

RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持SEW与2*SEW，SEW=64需额外128位整数元素支持。不饱和、不使用vxrm、不改变vxsat；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。

V向量运算

指令行为说明

VWREDSUMU.VS 是 V 1.0 的无符号拓宽求和归约。vs2 元素宽度为 SEW，vs1[0] 初值和 vd[0] 结果为 2*SEW；活动源元素零扩展后参与求和，溢出按 2*SEW 环绕。vl>0 时即使所有源元素被掩码关闭，也写入初值；vl=0 时不更新目标。非零 vstart 触发非法指令异常。

VWREDSUMU.VS 指令解析与执行动画

从 OP-V 编码字段开始，展示 VWREDSUMU 如何以 vs1[0] 为初值，只归约活动 vs2 元素，并把2*SEW 拓宽结果写入 vd[0]。

输入的指令

vwredsumu.vs

vd使用 v0-v31；EMUL=1 的单寄存器宽标量，只写 vd[0]，可与源或掩码重叠vs2使用 v1-v31；v0 提供 EEW=1 执行掩码vs1使用 v1-v31；v0 提供 EEW=1 执行掩码vm执行掩码控制

教学环境：V 1.0、向量状态已启用、合法受支持 vtype，LMUL=m1、VLEN=4096、vstart=0。要求支持 SEW 与 2*SEW；SEW=64 需额外128位整数元素支持。输入非负位模式；vs2按SEW无符号零扩展，与2*SEW初值相加，溢出按2*SEW环绕，不饱和、不改变vxsat。vs1[0]与vd[0]均为单个寄存器的宽标量，EMUL=1，任意v0-v31均可作为目标；vd可与源或mask重叠。vs2和vs1不能同名读取不同EEW，v0提供掩码时不能兼作数据源。VL>0时即使全部vs2被掩码关闭仍写入初值；VL=0不更新任何目标。其余目标元素是tail，通常按vta处理；合法不同EEW源/目标重叠时强制tail-agnostic。这里不显示tail确定值。非零vstart触发非法指令异常；步骤不是处理器周期。

执行环境

VLSEWvs2 elementscomma-separatedvs1[0] seed只输入 1 个 32 位初值元素v0 mask bits连续 0/1 bit 串

OP-V encodingvwredsumu.vs

funct6

110000

vs2

01000

vs1

01100

funct3

000

00100

opcode

1010111

lane

acc

0x00000003

0x00000007

0x00000018

0x0000001a

0x00000021

0x00000025

0x0004

0x0009

0x0011

0x0002

0x0007

0x0020

0x0004

0x0009

acc+

v0.t

...

tail

当前步骤

显示 OP-V 32 位编码字段

vwredsumu.vs 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 vs1 字段放在同一条编码带中。

动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、vs1[0] 初值归约整数无符号拓宽求和归约、mask 参与元素筛选和 vd 写回[0]；不模拟流水线、缓存或执行时延。

快速理解与检索要点

VWREDSUMU.VS 将活动 SEW 元素零扩展后与 2*SEW 初值归约求和；vl>0 时结果写入 vd[0]。

语法为 `vwredsumu.vs vd, vs2, vs1, vm`；省略掩码表示 vm=1，v0.t 表示 vm=0，仅掩码开启的 vs2 元素参与。

计算为 vd[0] = (vs1[0] + sum(zext(vs2[i]))) mod 2^(2*SEW)，i 仅取活动元素；要求支持 SEW 和 2*SEW。

vs1[0] 与 vd[0] 是单个向量寄存器中的宽标量，EMUL=1；vd 可与源或 v0 重叠。源不能以不同 EEW 读取同一寄存器，包括掩码 EEW=1。

vl>0 时仅 vd[0] 保存归约结果，其余目标元素是 tail，按 vta 处理；合法不同 EEW 源/目标重叠时强制 agnostic。vl=0 不更新任何目标。

要求 vstart=0，否则触发非法指令异常。编码为 OP-V=1010111、funct3=000（OPIVV）、funct6=110000。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture（20260120），§31.5、§31.10、§31.11.2、§31.14、§31.20

向量执行上下文

vs2 为 SEW/LMUL 向量源；vs1[0] 初值和 vd[0] 结果均为 2*SEW 宽标量，各占单个向量寄存器的元素0，EMUL=1，可用任意寄存器。

32位 OP-V：opcode=1010111, funct6=110000, funct3=000 (OPIVV)；vm在bit25，vs2在bits24:20，vs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

无符号拓宽求和

假定 V/VS 已启用、合法受支持 e8,m1,tu,mu、支持16位结果、VLEN=4096、XLEN=64、vl=4、vstart=0；v0.mask[0..3]=1111。v12=[255,1,0,0], v4[0]=65535 → v8[0]=255 (0x00ff)。其余目标元素为tail并保持旧值。正常完成后vstart=0。

向量归约

统计聚合

使用前检查清单

语法检查

vs2 为 SEW/LMUL 向量源；vs1[0] 初值和 vd[0] 结果均为 2*SEW 宽标量，各占单个向量寄存器的元素0，EMUL=1，可用任意寄存器。
32位 OP-V：opcode=1010111, funct6=110000, funct3=000 (OPIVV)；vm在bit25，vs2在bits24:20，vs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。

语义检查

活动 vs2 元素零扩展后与宽初值求和，结果按2*SEW环绕；vl>0 时仅写 vd[0]，其余元素是tail。全零掩码仍写初值，vl=0完全不更新目标。非零vstart触发非法指令异常。
vd可与源或v0重叠；vs2和vs1不能同名读取不同EEW，v0作为EEW=1掩码时不能兼作数据源。其他目标元素通常按vta处理；合法不同EEW源/目标重叠时强制tail-agnostic。
RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持SEW与2*SEW，SEW=64需额外128位整数元素支持。不饱和、不使用vxrm、不改变vxsat；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。

容易混淆 / 常见误区

vl=0 不复制初值；vl>0 全零掩码仍写入初值。

结果只有 vd[0]，其余目标元素按 tail 策略处理。

非零 vstart 触发非法指令异常；宽标量 EMUL=1，不是普通拓宽目标组。

常见问题

全零掩码和 vl=0 有何不同？

vl>0 且所有源元素被掩码关闭时，vd[0] 仍接收 vs1[0] 初值；vl=0 时目标完全不更新，也不复制初值。

例如 SEW=8 时如何计算？

假设受支持配置、vstart=0、vl=2、未掩码，vs2=[255,1] 且 16 位初值为 65535；(65535+255+1) mod 65536 = 255，故 vd[0]=0x00ff。其余目标是 tail。