VWSLL.VI 是否保留 SEW 宽度？
不保留。目标元素宽度是 2*SEW。
VWSLL.VI
RISC-V VWSLL.VI 指令详解
指令手册V-type (OP-V / OPIVI)向量拓宽逻辑左移：vs2 元素先零扩展到 2*SEW，再按立即数移位量左移。
指令语法
vwsll.vi vd, vs2, uimm[, v0.t]
语法 vwsll.vi vd, vs2, uimm[, v0.t]；vd/vs2/vs1选择向量寄存器，rs1选择整数寄存器。uimm为0–31的5位无符号数。
32位OP-V：funct6=110101、funct3=011 (OPIVI)、opcode=1010111；vm=0使用v0.t，省略为vm=1。
Zvbb依赖Zve32x，要求支持SEW和2*SEW。vs2先零扩展到2*SEW，再按移位量低log2(2*SEW)位左移，保留低2*SEW位；不是符号拓宽或循环移位。
目标EMUL=2*LMUL≤8，组按EMUL对齐。窄源EMUL≥1才可与目标组最高端重叠，此时强制ma/ta。vm=0时目的不能含v0，数据源不能同时用v0作EEW=1掩码。
启用向量状态、合法vtype；仅活动body执行，prestart保持、inactive/tail按vma/vta。vstart≥vl（含vl=0）不更新目标，成功清零vstart；SEW=64拓宽需额外128位整数元素支持。
Zvbb向量位操作
指令行为说明
VWSLL.VI 是 Zvbb 向量拓宽逻辑左移指令。每个活动元素将 vs2 的 SEW 位值零扩展到 2*SEW 位，再按 立即数 提供的移位量左移；只使用移位量低 log2(2*SEW) 位。
VWSLL.VI 指令解析与执行动画
从 OP-V 编码字段开始，展示 VWSLL 如何先把 SEW 宽 vs2 元素零扩展到 2*SEW，再取移位量低 lg2(2*SEW) 位逻辑左移并写回拓宽结果。
输入的指令
vwsll.vi
教学环境：Zvbb、向量状态启用、合法受支持 vtype，支持 SEW 与 2*SEW；SEW=64 需额外128位整数元素支持。固定 LMUL=m1、VLEN=4096、vstart=0。输入为非负 SEW 位模式；先零扩展到 2*SEW，按移位量低 log2(2*SEW) 位左移并保留低 2*SEW 位。.vi 的 uimm 为 0–31，.vx 的 x0 提供0。vd 为偶数起点 EMUL=2，窄源重叠仅允许目标组最高寄存器，此时强制 ma/ta；v0.t 时目的和数据源不能含 v0。同名源初值须一致，只显示 body，inactive/tail 不显示确定值；VL=0 不更新任何目标。步骤不是处理器周期。
执行环境
立即数值
3 -> shamt 3
5-bit unsigned uimm；移位量取低 lg2(2*SEW) 位OP-V encodingOPIVI vwsll.vi
funct6
110101
vm
0
vs2
01000
uimm
00011
funct3
011
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0x00fa
0x010b
0x011c
0x012d
0x013e
0x014f
0x0160
0x0171
zext<<
zext<<
zext<<
zext<<
zext<<
zext<<
zext<<
zext<<
imm
0x0003
0x0003
0x0003
0x0003
0x0003
0x0003
0x0003
0x0003
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vwsll.vi 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 uimm 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、2*SEW 拓宽整数拓宽逻辑左移、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VWSLL.VI 不是普通 VSLL；它先把 SEW 源元素零扩展到 2*SEW，再写入拓宽目标寄存器组。
Zvbb 依赖 Zve32x；源 SEW 和目标 2*SEW 均须受支持，EMUL=2*LMUL≤8。SEW=64 的拓宽结果需要额外128位整数元素支持，不能视作基础 V 的保证。
32 位 OP-V：funct6=110101、funct3=011（OPIVI）、opcode=1010111；uimm 为5位无符号数 0–31。
每个活动 vs2 元素先零扩展到2*SEW，左移低 log2(2*SEW) 位指定的位数，保留低2*SEW位。目标组按EMUL对齐，窄源仅能在目标组最高端重叠且源EMUL≥1，此时强制mask/tail-agnostic。
省略 v0.t 为 vm=1；给出为 vm=0，目的组不得包含v0，v0不能同时作掩码和SEW数据源。同名源须读取相同值。
要求启用向量状态和合法 vtype；仅活动 body 执行，prestart保持，inactive/tail按vma/vta。vstart≥vl（含vl=0）不更新任何目标；成功完成将vstart清零。
向量执行上下文
语法 vwsll.vi vd, vs2, uimm[, v0.t]；vd/vs2/vs1选择向量寄存器，rs1选择整数寄存器。uimm为0–31的5位无符号数。
32位OP-V：funct6=110101、funct3=011 (OPIVI)、opcode=1010111；vm=0使用v0.t，省略为vm=1。
Zvbb依赖Zve32x，要求支持SEW和2*SEW。vs2先零扩展到2*SEW，再按移位量低log2(2*SEW)位左移，保留低2*SEW位；不是符号拓宽或循环移位。
目标EMUL=2*LMUL≤8，组按EMUL对齐。窄源EMUL≥1才可与目标组最高端重叠，此时强制ma/ta。vm=0时目的不能含v0，数据源不能同时用v0作EEW=1掩码。
启用向量状态、合法vtype；仅活动body执行，prestart保持、inactive/tail按vma/vta。vstart≥vl（含vl=0）不更新目标，成功清零vstart；SEW=64拓宽需额外128位整数元素支持。
常见使用场景
拓宽逻辑左移
vwsll.vi v4, v8, 3 # SEW=16, LMUL=1; vs2[0]=0x8000, shift=3 => vd[0]=0x00040000。预置示例所述源值，并启用本页扩展与相关状态；示例注释给出按本页规则推导的结果。
零扩展位操作
vwsll.vi v4, v8, 3 # SEW=16, LMUL=1; vs2[0]=0x8000, shift=3 => vd[0]=0x00040000。预置示例所述源值，并启用本页扩展与相关状态；示例注释给出按本页规则推导的结果。
使用前检查清单
语法检查
- 语法 vwsll.vi vd, vs2, uimm[, v0.t]；vd/vs2/vs1选择向量寄存器，rs1选择整数寄存器。uimm为0–31的5位无符号数。
- 32位OP-V：funct6=110101、funct3=011 (OPIVI)、opcode=1010111；vm=0使用v0.t，省略为vm=1。
语义检查
- Zvbb依赖Zve32x，要求支持SEW和2*SEW。vs2先零扩展到2*SEW，再按移位量低log2(2*SEW)位左移，保留低2*SEW位；不是符号拓宽或循环移位。
- 目标EMUL=2*LMUL≤8，组按EMUL对齐。窄源EMUL≥1才可与目标组最高端重叠，此时强制ma/ta。vm=0时目的不能含v0，数据源不能同时用v0作EEW=1掩码。
- 启用向量状态、合法vtype；仅活动body执行，prestart保持、inactive/tail按vma/vta。vstart≥vl（含vl=0）不更新目标，成功清零vstart；SEW=64拓宽需额外128位整数元素支持。
容易混淆 / 常见误区
目标元素宽度为 2*SEW，需满足 V 扩展拓宽操作的 EMUL/重叠约束。
源值先零扩展；不要把它描述为有符号拓宽。
uimm 仅0–31，不是6位立即数；SEW=8时只用低4位，uimm=16等效移位0位。
常见问题
VWSLL.VI 的源数有符号吗？
官方描述为零扩展后左移，因此不要当作有符号拓宽。