VWSUB.WX 会读取旧 vd 累加吗？
不会。.vv/.vx 读取两个窄源；.wv/.wx 读取宽 vs2 与窄第二源。两类都从 vs2 减第二源后写入 vd。
VWSUB.WX
RISC-V VWSUB.WX 指令详解
指令手册V-typeVWSUB.WX 用有符号 2*SEW 宽 vs2相减，结果写入 2*SEW 宽目标。
指令语法
vwsub.wx vd, vs2, rs1, vm
操作数说明
vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
32位 OP-V：opcode=1010111, funct6=110111, funct3=110 (OPMVX)；vm在bit25，vs2在bits24:20，rs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
窄源符号扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不读取旧vd累加。rs1先在XLEN>SEW时取低位，XLEN<SEW时符号扩展到SEW；x0提供0。活动元素满足vstart≤i<vl且掩码开启。vstart≥vl（含vl=0）不更新任何目标；实现可拒绝无法产生的非零vstart。
窄源仅在EMUL≥1且最高寄存器相同时可与宽vd重叠；合法不同EEW源/目标重叠强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变，inactive/tail按vma/vta保留旧值或全1，不保证清零。
RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持SEW与2*SEW，SEW=64需额外128位整数元素支持。不饱和、不使用vxrm、不改变vxsat；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
V向量运算
指令行为说明
vwsub.wx 是 V 1.0 有符号拓宽减法指令。vs2 已是 2*SEW 宽；从 vs2 减去符号扩展的 rs1，结果保留低 2*SEW 位并写入 vd。rs1 先按 XLEN/SEW 规则转换：XLEN>SEW 取低 SEW 位，XLEN<SEW 符号扩展到 SEW。
VWSUB.WX 指令解析与执行动画
从 OP-V 编码字段开始，展示 VWSUB 如何用 2*SEW 宽 vs2 减去符号扩展的 SEW 第二源，并写回 2*SEW 宽 vd。
输入的指令
vwsub.wx
教学环境：V 1.0、向量状态已启用、合法受支持 vtype；LMUL=m1、VLEN=4096、vstart=0。要求支持 SEW 与 2*SEW，SEW=64 需额外128位整数元素支持。输入非负位模式：vs2 为 32 位，第二源为 16 位，按补码有符号解释；窄源符号扩展后从 vs2 相减，保留低 32 位，不饱和、不使用vxrm、不改变vxsat。标量先按XLEN/SEW转换：宽时取低位、窄时符号扩展；x0提供0。宽vs2的EMUL=2，须偶数起点，同宽vd/vs2可重叠。宽vd的EMUL=2，须偶数起点；窄源仅可在目标组最高寄存器重叠，此时强制mask/tail-agnostic。v0.t时vd和数据源不可含v0。只显示body，inactive/tail不显示确定值。VL=0不更新任何目标；正常完成后vstart=0。步骤不是处理器周期。
执行环境
OP-V encodingvwsub.wx
funct6
110111
vm
0
vs2
01000
rs1
01011
funct3
110
vd
00100
opcode
1010111
lane
0
1
2
3
4
5
6
7
v8
0x80000020
0x00007fff
0xffffffee
0x00001020
0x80000020
0x00007fff
0xffffffee
0x00001020
w-
w-
w-
w-
w-
w-
w-
w-
x11
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
0x0013
v0.t
1
0
1
1
1
0
1
1
v4
...
-
...
...
...
-
...
...
当前步骤
显示 OP-V 32 位编码字段
vwsub.wx 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 rs1 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系：OP-V 字段解析、活动元素读取、2*SEW 拓宽整数有符号拓宽减法、mask 控制和 vd 写回；不模拟流水线、缓存或执行时延。
快速理解与检索要点
VWSUB.WX 用有符号 2*SEW 宽 vs2相减，结果写入 2*SEW 宽目标。
语法为 `vwsub.wx vd, vs2, rs1, vm`；vm=1 未掩码，vm=0 使用 v0.t。活动元素由 vl、vstart 和掩码决定；vl=0 不更新任何目标。
vs2 已是 2*SEW 宽；第二源先符号扩展到 2*SEW 后从 vs2 中相减。rs1 先在 XLEN>SEW 时取低 SEW 位、XLEN<SEW 时符号扩展到 SEW；x0 提供0。
要求支持 SEW 与 2*SEW；目标 EEW=2*SEW、EMUL=2*LMUL，组大小不可超过8。LMUL=m1 时宽组须偶数起点。宽 vs2 与 vd 可同宽重叠。
窄源仅可在宽目标组最高部分合法重叠，且其 EMUL 至少为1；不同 EEW 的合法源/目标重叠强制 mask/tail-agnostic。使用 v0.t 时目标及数据源不可含 v0。
结果按 2*SEW 环绕，不读取旧 vd 做累加，不使用 vxrm，也不改变 vxsat。inactive/tail 按 vma/vta 处理，不保证清零。编码为 OP-V=1010111、funct3=110、funct6=110111。
向量执行上下文
vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
32位 OP-V：opcode=1010111, funct6=110111, funct3=110 (OPMVX)；vm在bit25，vs2在bits24:20，rs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
窄源符号扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不读取旧vd累加。rs1先在XLEN>SEW时取低位，XLEN<SEW时符号扩展到SEW；x0提供0。活动元素满足vstart≤i<vl且掩码开启。vstart≥vl（含vl=0）不更新任何目标；实现可拒绝无法产生的非零vstart。
窄源仅在EMUL≥1且最高寄存器相同时可与宽vd重叠；合法不同EEW源/目标重叠强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变，inactive/tail按vma/vta保留旧值或全1，不保证清零。
RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持SEW与2*SEW，SEW=64需额外128位整数元素支持。不饱和、不使用vxrm、不改变vxsat；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
常见使用场景
向量整数算术
假定 V/VS 已启用、合法受支持 e8,m1,tu,mu、支持16位结果、VLEN=4096、XLEN=64、vl=4、vstart=0；v0.mask[0..3]=1111。v12=[65520,0,0,0], x5=255 → vd[0]=0xfff1 (-15)。其余body结果为1，tail保持旧值。正常完成后vstart=0。
有符号拓宽减法
假定 V/VS 已启用、合法受支持 e8,m1,tu,mu、支持16位结果、VLEN=4096、XLEN=64、vl=4、vstart=0；v0.mask[0..3]=1111。v12=[65520,0,0,0], x5=255 → vd[0]=0xfff1 (-15)。其余body结果为1，tail保持旧值。正常完成后vstart=0。
向量化循环
假定 V/VS 已启用、合法受支持 e8,m1,tu,mu、支持16位结果、VLEN=4096、XLEN=64、vl=4、vstart=0；v0.mask[0..3]=1111。v12=[65520,0,0,0], x5=255 → vd[0]=0xfff1 (-15)。其余body结果为1，tail保持旧值。正常完成后vstart=0。
使用前检查清单
语法检查
- vd 的 EEW=2*SEW、EMUL=2*LMUL≤8；vs2 为 2*SEW/2*LMUL 宽源，第二源是 转换到 SEW 的 rs1 标量。宽组按组大小对齐。
- 32位 OP-V：opcode=1010111, funct6=110111, funct3=110 (OPMVX)；vm在bit25，vs2在bits24:20，rs1在bits19:15，vd在bits11:7。可选 v0.t 表示vm=0，省略为vm=1。
语义检查
- 窄源符号扩展到2*SEW，从vs2减第二源，保留低2*SEW位，不读取旧vd累加。rs1先在XLEN>SEW时取低位，XLEN<SEW时符号扩展到SEW；x0提供0。活动元素满足vstart≤i<vl且掩码开启。vstart≥vl（含vl=0）不更新任何目标；实现可拒绝无法产生的非零vstart。
- 窄源仅在EMUL≥1且最高寄存器相同时可与宽vd重叠；合法不同EEW源/目标重叠强制mask/tail-agnostic。同宽vd/vs2可重叠。masked vd不能含v0，v0不可同时提供mask与数据。prestart不变，inactive/tail按vma/vta保留旧值或全1，不保证清零。
- RV32/RV64 V 1.0；要求向量状态启用、vill=0、支持SEW与2*SEW，SEW=64需额外128位整数元素支持。不饱和、不使用vxrm、不改变vxsat；正常完成后vstart=0。动画固定LMUL=m1、VLEN=4096、vstart=0，步骤不是处理器周期。
容易混淆 / 常见误区
.w 形式的 vs2 是宽源操作数；不要按两个窄源来解读。
结果是 2*SEW 宽整数减法，不使用 vxrm，也不设置 vxsat。
目标寄存器组更宽，需满足 V 扩展 EMUL 与重叠约束。
常见问题
例如 SEW=8 时如何解释负数？
假设受支持配置、vstart=0、vl=1、未掩码。16位 vs2=0xfff0 表示 -16，第二源 0xff 表示 -1，结果为 -16-(-1)=-15，即16位 0xfff1。