mv
RISC-V mv 伪指令详解
汇编器伪指令RISC-V mv 伪指令在 RISC-V Assembly Programmer's Manual 中写作 mv rd, rs，并展开为 addi rd, rs, 0。Unprivileged ISA 说明 ADDI rd, rs1, 0 用于实现 MV。
你写下的是
mv rd, rs
常见真实展开
addi rd, rs, 0
这条伪指令到底在帮你省什么
mv 用 addi rd, rs, 0 的写法表达寄存器复制。
展开过程怎么理解
步骤 1
汇编器将 mv rd, rs 写为 addi rd, rs, 0。
步骤 2
ADDI 把 rs 加符号扩展的 12 位立即数所得的低 XLEN 位写入 rd；此处立即数为 0。
官方依据与阅读顺序
本页把伪指令当作汇编器层面的别名或宏来解释：先看它会展开成哪些真实指令，再回到官方 ISA 手册理解真实指令的行为。涉及 ABI、重定位或链接器松弛时，以 psABI 文档为准。
容易混淆 / 常见误区
MV 是 ADDI rd, rs, 0 的汇编器伪指令写法；其真实行为由 ADDI 定义。
常见问题
mv 是独立硬件 opcode 吗？
不是。RISC-V Assembly Programmer's Manual 将 mv 列为 addi rd, rs, 0 的伪指令写法。