negw
RISC-V negw 伪指令详解
汇编器伪指令RISC-V negw 是 RV64 汇编器伪指令，展开为 subw rd, x0, rs。SUBW 先在低 32 位相减，再将 32 位结果符号扩展至 XLEN。
你写下的是
negw rd, rs
常见真实展开
subw rd, x0, rs
这条伪指令到底在帮你省什么
RISC-V Assembly Programmer's Manual把 negw 列为 subw rd, x0, rs 的标准伪指令写法，表达二补码 word 取负。
可用性与扩展条件
基础条件
- RV64I
单指令/标准写法条件
- SUBW rd, x0, rs
回退/边界
negw 不是 RV32I 指令。备注
- 结果是低 32 位运算后符号扩展，不保留原高位。
展开过程怎么理解
步骤 1
SUBW 用 x0 减 rs，产生 32 位取负结果并符号扩展到 XLEN。
官方依据与阅读顺序
本页把伪指令当作汇编器层面的别名或宏来解释：先看它会展开成哪些真实指令，再回到官方 ISA 手册理解真实指令的行为。涉及 ABI、重定位或链接器松弛时，以 psABI 文档为准。
常见问题
negw 是真实 RISC-V 指令吗？
negw 是汇编器伪指令或别名，不是单独硬件 opcode。页面中的“常见真实展开”列出官方展开，真实行为由展开后的 ISA 指令决定。
使用 negw 时最容易误解什么？
negw 只适用于 RV64I；结果由低 32 位运算后符号扩展至 XLEN。