首页/指令库/与

AND

RISC-V AND 指令详解

指令手册R-type

将rs1与rs2按位与，结果写入rd

指令语法

and rd, rs1, rs2

操作数说明

目标寄存器 rd：存放运算结果的通用寄存器。

源寄存器 rs1：第一个操作数寄存器。

源寄存器 rs2：第二个操作数寄存器。

RV32IRV64I逻辑运算

指令行为说明

AND 指令采用 R 型格式。它将 rs1 与 rs2 按位进行与操作，并把结果写入 rd。funct7=0000000、funct3=111。

AND 指令解析与执行动画

从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。

rs1

rs2

and

执行环境

本例使用固定寄存器初值和初始 PC=0x2000；取指成功，没有异步中断或额外扩展检查。异常分支只显示普通提交停止，陷入后的 PC 和处理程序状态由 EEI 决定。

t1(x6)

0x00000014

t2(x7)

0x00000007

XLEN

31..25

24..20

19..15

14..12

11..7

6..0

0000000

funct7

00111

rs2

00110

rs1

111

funct3

00101

0110011

opcode

执行数据路径

instruction

0x007372B3

opcode

0110011 -> OP

funct3

111 -> AND bitwise AND

funct7

0000000 -> base ALU op

rd / rs1 / rs2

t0(x5) / t1(x6) / t2(x7)

bitwise ALU

尚未计算

t0(x5) = 0x00003001; pc = 0x00002000

当前步骤

概念步骤：拿到 32-bit 指令编码

机器码按当前指令格式切成字段，动画从 encoding/decode 开始。

encoding: 0x007372B3

syntax : and t0(x5), t1(x6), t2(x7)

待提交结果: 尚未计算

当前架构状态

t0(x5) = 0x00003001; pc = 0x00002000

逐 bit 逻辑视图

该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。

快速理解与检索要点

AND 是 RV32I/RV64I 基础整数 R-type 逻辑指令：从 rs1 与 rs2 读取两个 XLEN 宽寄存器值，逐 bit 执行 AND，结果写入 rd。它常用于保留掩码中为 1 的 bit、清除掩码中为 0 的 bit。

opcode=0110011 选择 OP 类，funct3=111 且 funct7=0000000 选择 AND。

AND 不使用立即数字段；ANDI 的 12 位立即数会先符号扩展到 XLEN，不能将它视为任意零扩展的 12 位掩码。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture, Version 20260120: Official Release

常见使用场景

位操作与掩码

RV32I/RV64I，x6=20、x7=7：and x5, x6, x7 得到 x5=4；每一位仅在两个输入位都为 1 时保留。

寄存器操作

RV32I/RV64I，x6=20、x7=7：and x5, x6, x7 得到 x5=4；每一位仅在两个输入位都为 1 时保留。

使用前检查清单

语法检查

AND 仅有 rd、rs1、rs2 三个通用寄存器字段，没有 rs3 或立即数。
opcode=0110011、funct3=111、funct7=0000000。

语义检查

使用执行前的两个 XLEN 位源值逐位与；rd=x0 只丢弃写回。

容易混淆 / 常见误区

与x0相与的结果始终为零

用于对齐应注意掩码必须正确

常见问题

AND 和 ANDI 有什么区别？

AND 读取 rs1 与 rs2 两个寄存器；ANDI 读取 rs1 并使用符号扩展的 12 位立即数。

AND 会修改条件码标志吗？

不会。RISC-V 基础整数 ISA 没有条件码标志寄存器；AND 只把结果写入 rd，rd=x0 时写入被丢弃。