c.fsw 的 offset 如何填写？
填写 0–124 的字节偏移且为 4 的倍数。offset=16 表示基址加 16 字节；它不会修改基址。
C.FSW
RISC-V C.FSW 指令详解
指令手册CS-formatRV32FC 的 16 位 CS 浮点存储，传输 32 位；基址 x8–x15，源 f8–f15。
指令语法
c.fsw fs2', offset(rs1')
fs2′ 的3位字段映射 f8–f15；rs1′ 的3位字段映射 x8–x15，分属浮点和整数寄存器文件。
offset 已是无符号字节偏移：0–124，必须为 4 的倍数；编码隐含低 2 位为零，不再次缩放。
RV32FC，浮点状态启用，访问获准；存储源的低32位且保留NaN载荷，不改变源和基址。
地址为基址加 offset（按 XLEN 回绕）。自然对齐不会引发地址未对齐异常；非对齐结果由 EEI 定义，异常不显示完整访问成功。
CF压缩指令
指令行为说明
RV32FC：有效地址为 x[rs1'] 加无符号字节偏移（0–124，4 的倍数）。访问成功时将 fs2' 的低 32 位原样存入内存；不改变源寄存器和基址。
C.FSW 指令解析与执行动画
只展示手册定义的 16 位字段、操作数和 ISA 可见结果；不模拟流水线、缓存、时序或实现的内存异常处理。
c.fsw,(rs1')
执行环境
RV32FC；浮点状态已启用，普通地址计算环境（无地址变换扩展），内存位模式已按环境字节序组装。
存储传输 32 位；若 FLEN 更宽，FSW 会忽略 f 寄存器高位并传输低 32 位，FSD 传输低 64 位。传输不修改 NaN 载荷。
自然对齐访问不会引发 address-misaligned exception；非自然对齐访问是否完成或发生 address-misaligned/access-fault exception 由 EEI 定义。此控件只显示所选结果分支。
x10 = 0x00001000；f8 的低 32 位 = 0x3F800000。 -> 0x00001010 -> M[0x00001010] = 0x3F800000。
16 位编码字段
rs1'=010 -> x10; fs2'=000 -> f8; uimm=4 × 4 = 16 字节（汇编 offset）
15..13
funct3
111
12..10
uimm[5:3]
010
9..7
rs1'
010
6..5
uimm[2|6]
00
4..2
fs2'
000
1..0
op
00
执行数据路径
x10 = 0x00001000；f8 的低 32 位 = 0x3F800000。
0x00001010 = (0x00001000 + 16) mod 2^32
M[0x00001010] <- 0x3F800000
尚未提交架构状态。
快速理解与检索要点
RV32FC：有效地址为 x[rs1'] 加无符号字节偏移（0–124，4 的倍数）。访问成功时将 fs2' 的低 32 位原样存入内存；不改变源寄存器和基址。
C.FSW 是真实的 16 位 CS 编码，语义对应 FSW。
rs1′ 的 3 位字段映射 x8–x15；fs2′ 的 3 位字段映射 f8–f15，二者属于不同寄存器文件。
汇编 offset 为 0–124 字节且必须是 4 的倍数；编码重组后低 2 位为零，不再缩放汇编值。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — C 2.0The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — F 2.2 / D 2.2The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Zc 1.0The RISC-V Instruction Set Manual, Volume II: Privileged Architecture — Extension Context Status
常见使用场景
浮点内存访问
RV32FC、浮点状态启用，x10=0x1000，f8低32位=0x7f800001，访问成功：c.fsw f8, 0(x10) 将低32位原样写入 mem32[0x1000]，不改变 f8 或 x10。
使用前检查清单
语法检查
- fs2′ 的3位字段映射 f8–f15；rs1′ 的3位字段映射 x8–x15，分属浮点和整数寄存器文件。
- offset 已是无符号字节偏移：0–124，必须为 4 的倍数；编码隐含低 2 位为零，不再次缩放。
语义检查
- RV32FC，浮点状态启用，访问获准；存储源的低32位且保留NaN载荷，不改变源和基址。
- 地址为基址加 offset（按 XLEN 回绕）。自然对齐不会引发地址未对齐异常；非对齐结果由 EEI 定义，异常不显示完整访问成功。
容易混淆 / 常见误区
C.FSW 仅 RV32FC；RV64C 中相同编码用于 C.SD。
汇编 offset 已是 0–124 的字节偏移，必须为 4 的倍数；不要再次缩放。
自然对齐不会引发地址未对齐异常；非对齐访问是否完成或引发异常由 EEI 定义。
传输保留 NaN 载荷；若 FLEN 大于 32，存储忽略高位，仅传输低 32 位。
常见问题
c.fsw 的适用条件是什么？
本页采用 RV32FC 配置，并要求浮点状态启用且内存访问获准。C+F 在 RV32 上蕴含 Zcf；Zcf 依赖 Zca 和 F。