RVOPcode
首页/指令库/C-FSWSP
C.FSWSP

RISC-V C.FSWSP 指令详解

指令手册CSS-format

RV32FC 的 16 位 CSS 浮点存储，传输 32 位；基址固定为 x2/sp。

指令语法

c.fswsp fs2, offset(sp)

fs2 的5位字段选择 f0–f31，基址固定 x2/sp；f0 不是整数零寄存器。

offset 已是无符号字节偏移：0–252，必须为 4 的倍数；编码隐含低 2 位为零，不再次缩放。

RV32FC，浮点状态启用，访问获准；存储源的低32位且保留NaN载荷，不改变源和基址。

地址为基址加 offset（按 XLEN 回绕）。自然对齐不会引发地址未对齐异常；非对齐结果由 EEI 定义，异常不显示完整访问成功。

CF压缩指令
相关检索词
c.fswsp 指令c.fswsp 语法c.fswsp 偏移RV32FC c.fswspc.fswsp 栈存储

指令行为说明

RV32FC：有效地址为 x2/sp 加无符号字节偏移（0–252，4 的倍数）。访问成功时将 fs2 的低 32 位原样存入内存；不改变源寄存器和基址。

C.FSWSP 指令解析与执行动画

只展示手册定义的 16 位字段、操作数和 ISA 可见结果；不模拟流水线、缓存、时序或实现的内存异常处理。

c.fswsp,(sp)
执行环境

RV32FC；浮点状态已启用，普通地址计算环境（无地址变换扩展），内存位模式已按环境字节序组装。

存储传输 32 位；若 FLEN 更宽，FSW 会忽略 f 寄存器高位并传输低 32 位，FSD 传输低 64 位。传输不修改 NaN 载荷。

自然对齐访问不会引发 address-misaligned exception；非自然对齐访问是否完成或发生 address-misaligned/access-fault exception 由 EEI 定义。此控件只显示所选结果分支。

x2/sp = 0x00001000；f0 的低 32 位 = 0x3F800000。 -> 0x00001010 -> M[0x00001010] = 0x3F800000。
16 位编码字段

base = x2/sp; fs2=00000 -> f0; uimm=4 × 4 = 16 字节（汇编 offset）

15..13
funct3
111
12..9
uimm[5:2]
0100
8..7
uimm[7:6]
00
6..2
fs2
00000
1..0
op
10
执行数据路径
x2/sp = 0x00001000；f0 的低 32 位 = 0x3F800000。
0x00001010 = (0x00001000 + 16) mod 2^32
M[0x00001010] <- 0x3F800000
尚未提交架构状态。

快速理解与检索要点

RV32FC：有效地址为 x2/sp 加无符号字节偏移（0–252，4 的倍数）。访问成功时将 fs2 的低 32 位原样存入内存；不改变源寄存器和基址。

C.FSWSP 是真实的 16 位 CSS 编码，语义对应 FSW。
fs2 的 5 位字段可选 f0–f31。基址固定为 x2/sp。
汇编 offset 为 0–252 字节且必须是 4 的倍数；编码重组后低 2 位为零，不再缩放汇编值。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — C 2.0The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — F 2.2 / D 2.2The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Zc 1.0The RISC-V Instruction Set Manual, Volume II: Privileged Architecture — Extension Context Status

常见使用场景

浮点内存访问

RV32FC、浮点状态启用，sp=0x1000，f0低32位=0x3f800000，访问成功：c.fswsp f0, 16(sp) 写 mem32[0x1010] 为该模式，f0 和 sp 不变。

使用前检查清单

语法检查
  • fs2 的5位字段选择 f0–f31，基址固定 x2/sp；f0 不是整数零寄存器。
  • offset 已是无符号字节偏移：0–252，必须为 4 的倍数；编码隐含低 2 位为零，不再次缩放。
语义检查
  • RV32FC，浮点状态启用，访问获准；存储源的低32位且保留NaN载荷，不改变源和基址。
  • 地址为基址加 offset（按 XLEN 回绕）。自然对齐不会引发地址未对齐异常；非对齐结果由 EEI 定义，异常不显示完整访问成功。

容易混淆 / 常见误区

C.FSWSP 仅 RV32FC；RV64C 中相同编码用于 C.SDSP。
汇编 offset 已是 0–252 的字节偏移，必须为 4 的倍数；不要再次缩放。
自然对齐不会引发地址未对齐异常；非对齐访问是否完成或引发异常由 EEI 定义。
传输保留 NaN 载荷；若 FLEN 大于 32，存储忽略高位，仅传输低 32 位。

常见问题

c.fswsp 的 offset 如何填写？

填写 0–252 的字节偏移且为 4 的倍数。offset=16 表示基址加 16 字节；它不会修改基址。

c.fswsp 的适用条件是什么？

本页采用 RV32FC 配置，并要求浮点状态启用且内存访问获准。C+F 在 RV32 上蕴含 Zcf；Zcf 依赖 Zca 和 F。