DIVU 的除零会触发 trap 吗？
不会。规范定义商为全 1 位模式，指令本身不产生整数除零异常。
DIVU
RISC-V DIVU 指令详解
指令手册R-type无符号除法，rs1除以rs2，商写入rd
指令语法
divu rd, rs1, rs2
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
M算术运算除法
指令行为说明
DIVU执行无符号整数除法，rs1为被除数，rs2为除数，商写入rd。除数为零时商为全1（最大无符号数，即2^XLEN-1）。无符号除法不会发生溢出。
DIVU 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
rs1
rs2
divu
,
,
执行环境
t1(x6)
0x00000014
t2(x7)
0x00000007
该选择器只选择规范定义的除法结果分支；它不是异常、陷入或性能模型。
31..25
24..20
19..15
14..12
11..7
6..0
0000001
funct7
00111
rs2
00110
rs1
101
funct3
00101
rd
0110011
opcode
执行数据路径
instruction
0x027352B3
opcode
0110011 -> OP
funct3
101 -> DIVU
funct7
0000001 -> M-extension divide/remainder selector
rd / dividend / divisor
t0(x5) / t1(x6)=20 / t2(x7)=7
unsigned 32-bit division
20 / 7 -> quotient[31:0]=0x00000002 (unsigned 32-bit division)
x5
t0(x5) = 0x00000002
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x027352B3
syntax : divu t0(x5), t1(x6), t2(x7)
result : t0(x5) = 0x00000002
架构可见结果
t0(x5) = 0x00000002
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
快速理解与检索要点
DIVU 用 M 扩展 R-type 编码将 rs1 与 rs2 按 XLEN 位无符号数相除。除数为零时商为全 1；这不是异常路径，也没有无符号溢出特例。
funct7=0000001、funct3=101 和 OP opcode 共同选择 DIVU。
DIVU 把两个源操作数解释为 XLEN 位无符号整数；除数为零时商为 2^XLEN-1。
常见使用场景
乘法与除法
结合 «divu a0, a1, a2 # a0 = unsigned(a1 / a2)» 等实际代码理解该场景。
比较与判断
结合 «divu a0, a1, a2 # a0 = unsigned(a1 / a2)» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认 rd、rs1、rs2（及 rs3）是合法 GPR。
- 确认 funct3 与 funct7 字段编码正确。
语义检查
- 确认结果是否会影响后续分支或地址计算。
- 确认 rd 寄存器不会被其他指令覆盖。
容易混淆 / 常见误区
除零返回全1（最大无符号数），不触发异常
不存在无符号溢出情况