MULW
RISC-V MULW 指令详解
指令手册R-type将rs1和rs2的低32位相乘，结果低32位符号扩展至64位写入rd
指令语法
mulw rd, rs1, rs2
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
M算术运算乘法
指令行为说明
MULW是RV64专用的乘法指令，将rs1的低32位与rs2的低32位相乘，取结果的低32位符号扩展至64位后写入rd。该指令定义于RV64M，也包含在RV64的Zmmul中。
MULW 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
rs1
rs2
mulw
,
,
执行环境
a6(x16)
0xFFFFFFFFFFFFFFF0
t2(x7)
0x0000000000000007
31..12
11..7
6..0
0 0000001000 0 00000000
imm[20|10:1|11|19:12]
00101
rd
1101111
opcode
执行数据路径
instruction
0x010002EF
opcode
1101111 -> JAL
rd / rs1 / rs2
t0(x5) / a6(x16)=0xFFFFFFF0 (4294967280) / t2(x7)=0x00000007 (7)
32-bit multiply
4294967280 x 7 -> full[63:0]=0x00000006FFFFFF90 -> product[31:0]=0xFFFFFF90 -> sext.w 0xFFFFFFFFFFFFFF90 (low 32-bit sources; low 32-bit result is sign-extended to 64 bits)
x5
t0(x5) = 0xFFFFFFFFFFFFFF90
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x010002EF
syntax : mulw t0(x5), a6(x16), t2(x7)
result : t0(x5) = 0xFFFFFFFFFFFFFF90
架构可见结果
t0(x5) = 0xFFFFFFFFFFFFFF90
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
常见使用场景
RV64低32位整数乘法
结合 «mulw a0, a1, a2 # a0 = sign-extend((a1[31:0] * a2[31:0])[31:0])» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认 rd、rs1、rs2（及 rs3）是合法 GPR。
- 确认 funct3 与 funct7 字段编码正确。
语义检查
- 确认结果是否会影响后续分支或地址计算。
- 确认 rd 寄存器不会被其他指令覆盖。
容易混淆 / 常见误区
仅返回32位积（符号扩展），丢弃高位32位
如需完整64位积，使用MUL（前提是操作数已正确符号扩展/零扩展）
W 后缀指令只产生 32 位结果，并把 bit[31] 符号扩展到 XLEN；不要把它当作普通 64 位运算。
这些 W 后缀形式属于 RV64I 或 RV64 扩展指令，RV32 中没有对应形式。