SLLW
RISC-V SLLW 指令详解
指令手册R-type将rs1低32位逻辑左移rs2[4:0]位，结果符号扩展至64位写入rd
指令语法
sllw rd, rs1, rs2
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数寄存器。
源寄存器 rs2：第二个操作数寄存器。
RV64I算术运算32位移位
指令行为说明
SLLW指令采用R型格式（opcode=0111011, funct7=0000000, funct3=001）。对rs1的低32位进行逻辑左移，移位量由rs2的低5位指定，低位补零，结果符号扩展至64位后写入rd。
SLLW 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
rs1
rs2
sllw
,
,
执行环境
t1(x6)
0x0000000000000014
sp(x2)
0x0000000000000002
31..25
24..20
19..15
14..12
11..7
6..0
0000000
funct7
00010
rs2
00110
rs1
001
funct3
00101
rd
0111011
opcode
执行数据路径
instruction
0x002312BB
opcode
0111011 -> OP-32
funct3
001 -> SLLW
funct7
0000000 -> base ALU op
rd / rs1 / rs2
t0(x5) / t1(x6) / sp(x2)
shamt
rs2[4:0]=00010 -> 2
32-bit logical shift
0x00000014 << 2 -> low 32 bits 0x00000050 -> sext.w 0x0000000000000050
x5
t0(x5) = 0x0000000000000050
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x002312BB
syntax : sllw t0(x5), t1(x6), sp(x2)
result : t0(x5) = 0x0000000000000050
架构可见结果
t0(x5) = 0x0000000000000050
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
常见使用场景
乘法与除法
结合 «sllw x10, x11, x12 # x10 = sign-extend((x11[31:0] << x12[4:0])[31:0])» 等实际代码理解该场景。
位操作与掩码
结合 «sllw x10, x11, x12 # x10 = sign-extend((x11[31:0] << x12[4:0])[31:0])» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认 rd、rs1、rs2（及 rs3）是合法 GPR。
- 确认 funct3 与 funct7 字段编码正确。
语义检查
- 确认结果是否会影响后续分支或地址计算。
- 确认 rd 寄存器不会被其他指令覆盖。
容易混淆 / 常见误区
SLLW 只使用 rs2[4:0]；rs2 的其余位不参与移位量。
W 后缀指令只产生 32 位结果，并把 bit[31] 符号扩展到 XLEN；不要把它当作普通 64 位运算。
这些 W 后缀形式属于 RV64I 或 RV64 扩展指令，RV32 中没有对应形式。