它在 RV32 中可用吗？
不可用。SRLIW、SRLW、SUBW 属于 RV64I 的 32 位 word 运算形式。
SRLIW
RISC-V SRLIW 指令详解
指令手册I-type将rs1低32位逻辑右移立即数指定位数，结果符号扩展至64位写入rd
指令语法
srliw rd, rs1, shamt
操作数说明
目标寄存器 rd：存放运算结果的通用寄存器。
源寄存器 rs1：第一个操作数所在的寄存器。
立即数 imm：12 位有符号立即数，符号扩展后与 rs1 进行运算。
RV64I算术运算32位移位
指令行为说明
SRLIW 指令采用 I 型格式（opcode=0011011、funct3=101、固定 imm[11:5]=0000000）。对 rs1 的低 32 位进行逻辑右移（高位补 0），移位量为 imm[4:0]，结果符号扩展至 64 位后写入 rd。imm[5] 不为 0 的编码是保留编码。
SRLIW 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
rs1
shamt
srliw
,
,
执行环境
t1(x6)
0x0000000000000014
31..25
24..20
19..15
14..12
11..7
6..0
0000000
fixed imm[11:5]
00010
shamt[4:0]
00110
rs1
101
funct3
00101
rd
0011011
opcode
执行数据路径
instruction
0x0023529B
opcode
0011011 -> OP-IMM-32
funct3
101 -> SRLIW
imm[11:5]
imm[11:5]=0000000 fixed; shamt[4:0]=00010
rd / rs1
t0(x5) / t1(x6)
imm[11:5] + shamt[4:0]
imm[11:5]=0000000 fixed; shamt[4:0]=00010
32-bit logical shift
0x00000014 >> 2 -> low 32 bits 0x00000005 -> sext.w 0x0000000000000005
x5
t0(x5) = 0x0000000000000005
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x0023529B
syntax : srliw t0(x5), t1(x6), 2
result : t0(x5) = 0x0000000000000005
架构可见结果
t0(x5) = 0x0000000000000005
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
快速理解与检索要点
SRLIW 是 RV64I 的 W 后缀整数指令，只从源操作数取低 32 位，产生 32 位结果后把 bit 31 符号扩展到 64 位。
W 后缀不是普通 64 位运算；结果始终按 32 位结果符号扩展。
SRLIW 的 imm[5] 非零编码为 reserved；有效移位量为 0..31。
常见使用场景
位操作与掩码
结合 «srliw x10, x11, 4 # x10 = sign-extend((x11[31:0] >> 4)[31:0])» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认立即数字段在有效范围内。
- 确认源寄存器 rs1 指向正确的操作数。
语义检查
- 确认立即数符号扩展是否符合预期。
- 确认结果寄存器 rd 的用途是否明确。
容易混淆 / 常见误区
移位量超出0-31范围时的编码为保留指令
结果是逻辑右移后的32位值符号扩展至64位，高位跟随bit(31-shamt)
W 后缀指令只产生 32 位结果，并把 bit[31] 符号扩展到 XLEN；不要把它当作普通 64 位运算。
这些 W 后缀形式属于 RV64I，RV32 中没有对应形式。
rd=x0 是自定义 HINT；除推进 PC 和适用的性能计数器外，不改变架构可见状态，且实现可忽略它。
常见问题
为什么逻辑右移后还会符号扩展？
W 指令的统一规则是先得到 32 位结果，再把 bit 31 符号扩展到 64 位。