有效地址
存储指令通过 rs1 加符号扩展的 12 位偏移量形成有效字节地址。SW 的偏移量编码范围同样是 -2048 到 2047。
RISC-V Unprivileged ISA, RV32I load and store instructions指令行为说明
SW指令采用S型格式（opcode=0100011, funct3=010）。有效地址由rs1与12位有符号偏移相加得到，将rs2寄存器的低32位写入该地址。字访问的自然对齐地址为4的倍数；非自然对齐访问的完成或异常由执行环境接口（EEI）定义。SW 可用于 RV32I 和 RV64I。
SW 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rs2
imm
rs1
sw,()
执行环境
a0(x10)
0x00001000
仅当有效地址不是 4 的倍数时使用此 EEI 分支；自然对齐访问不得引发地址未对齐异常。
31..25
24..20
19..15
14..12
11..7
6..0
0000000
imm[11:5]
00101
rs2
01010
rs1
010
funct3
00000
imm[4:0]
0100011
opcode
执行数据路径
instruction
0x00552023
opcode
0100011 -> STORE
funct3
010 -> SW
rs2 / base
t0(x5)=0x00003001 / a0(x10)=0x00001000
S-imm
imm[11:5]|imm[4:0] -> 0; ea=0x00001000 (naturally aligned (4-byte))
store data
select low 32 bits -> 0x00003001
memory
mem[0x00001000] = 0x00003001
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x00552023
syntax : sw t0(x5), 0(a0(x10))
result : mem[0x00001000] = 0x00003001
架构可见结果
mem[0x00001000] = 0x00003001
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
快速理解与检索要点
SW 使用 rs1 加 12 位有符号偏移形成有效地址，并把 rs2 的低 32 位字写入内存。
S-type 立即数被拆分在指令字的两个字段中，但语义上仍是一个 12 位有符号字节偏移。
存储指令不写 rd；写入宽度由 SB/SH/SW 决定。4 字节自然对齐的 SW 不得引发地址未对齐异常，非自然对齐结果由 EEI 定义。
官方规范要点
以下要点按 RISC-V Unprivileged ISA 手册核准，用于补充操作语义、立即数范围和边界行为。
写入宽度
SW 将 rs2 的低 32 位写入内存；它不会把整个 XLEN 宽寄存器都写出去。
RISC-V Unprivileged ISA, RV32I load and store instructions常见使用场景
函数调用与返回
使用 jal ra, label 或 jalr ra, rs, imm。
寄存器操作
结合 «sw x5, 0(x10) # mem[x10+0][31:0] = x5[31:0]» 等实际代码理解该场景。
数据存储
结合 «sw x5, 0(x10) # mem[x10+0][31:0] = x5[31:0]» 等实际代码理解该场景。
使用前检查清单
语法检查
- 确认存储源 rs2 与基址 rs1 寄存器。
- 确认立即数偏置（imm[11:5] | imm[4:0]）正确拆分。
语义检查
- 确认目标内存地址对齐要求。
- 确认写入不会破坏调用约定保存的寄存器。
容易混淆 / 常见误区
4 字节自然对齐访问不得引发地址未对齐异常；非自然对齐访问是否完成或引发地址未对齐/访问错误异常由 EEI 定义
只写入 rs2 的低 32 位；在 RV64 上不会写完整 XLEN 宽寄存器
常见问题
SW 会写整个寄存器吗？
SW 只写 rs2 的低 32 位字，不是总是写完整 XLEN 宽寄存器。
store 指令的地址怎么计算？
有效地址由基址寄存器 rs1 加符号扩展的 12 位字节偏移得到。