有效地址
LW 的有效字节地址由 rs1 加符号扩展的 12 位偏移并按 XLEN 回绕得到。地址为 4 的倍数时是自然对齐访问，不得产生地址未对齐异常；非自然对齐访问的完成或异常行为由 EEI 定义。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture, version 20260120, §2.6 Load and Store InstructionsLW
RISC-V LW 指令详解
指令手册I-type从内存加载32位字到目标寄存器rd
指令语法
lw rd, offset(rs1)
操作数说明
rd：访问成功时接收符号扩展到 XLEN 的 32 位字；rd=x0 仅丢弃写回，适用异常和其他副作用仍须发生。
rs1：提供内存基址，使用写回之前的源值。
imm：-2048 到 2047 的有符号字节偏移；有效地址为 rs1+符号扩展的 imm，按 XLEN 截断。自然对齐访问不得引发地址非对齐异常；非自然对齐结果由 EEI 决定。
RV32IRV64I内存加载
指令行为说明
LW 采用 I 型格式（opcode=0000011，funct3=010）。有效字节地址为 rs1 加符号扩展的 12 位偏移，按 XLEN 回绕。成功访问时读取 32 位字并符号扩展到 XLEN，写入 rd。自然对齐的字地址是 4 的倍数，这种访问不得引发地址未对齐异常；非自然对齐访问能否完成或产生何种异常由 EEI 定义。rd=x0 仅丢弃加载值，仍须报告该访问适用的异常并保留其适用的其他副作用。
LW 指令解析与执行动画
从机器码字段解析开始，依次展示操作数读取、该指令专属语义计算和 ISA 可见状态更新。
rd
imm
rs1
lw,()
执行环境
本例使用固定寄存器初值和初始 PC=0x2000；取指成功，没有异步中断或额外扩展检查。异常分支只显示普通提交停止，陷入后的 PC 和处理程序状态由 EEI 决定。
本例假设普通内存可读、采用小端序，各所选地址处的四字节示例均为 02 00 00 80（字 0x80000002）。只选择非对齐访问的 EEI 结果；不建模一般地址权限或设备副作用。
a0(x10)
0x00001000
mem[0x00001000]
0x80000002
仅当有效地址不是 4 的倍数时使用此 EEI 分支；自然对齐访问不得引发地址未对齐异常。
31..20
19..15
14..12
11..7
6..0
000000000000
imm[11:0]
01010
rs1
010
funct3
00101
rd
0000011
opcode
执行数据路径
instruction
0x00052283
opcode
0000011 -> LOAD
funct3
010 -> LW
rd / base
t0(x5) / a0(x10)=0x00001000
offset
000000000000 -> sign_extend(0)=0x00000000
load
尚未计算
x5
t0(x5) = 0x00003001; pc = 0x00002000
当前步骤
概念步骤：拿到 32-bit 指令编码
机器码按当前指令格式切成字段，动画从 encoding/decode 开始。
encoding: 0x00052283
syntax : lw x5, 0(x10)
待提交结果: 尚未计算
当前架构状态
t0(x5) = 0x00003001; pc = 0x00002000
该动画展示 ISA 可见的解码和状态变化，不表示任何特定 CPU 的流水线、缓存、预测或时序实现。
快速理解与检索要点
LW 从 rs1 加 12 位有符号偏移形成的有效地址读取 32 位字，然后符号扩展到 XLEN 写入 rd。
所有基础 load 都使用 rs1 + 符号扩展 12 位偏移形成有效字节地址。
有效地址为 4 的倍数时是自然对齐访问，不得产生地址未对齐异常；非对齐行为取决于执行环境接口。
本页 LW 示例假设普通内存可读、访问成功且采用小端序：地址 0x1000 起的四字节为 02 00 00 80，组成字 0x80000002。
官方规范要点
以下要点按 RISC-V Unprivileged ISA 手册核准，用于补充操作语义、立即数范围和边界行为。
符号扩展
LW 从内存加载 32 位值，并将该值符号扩展到 XLEN 后写入 rd。RV64 中需要零扩展 32 位值时应使用 LWU。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture, version 20260120, §2.6 Load and Store Instructions; §4.3 Load and Store Instructions常见使用场景
寄存器操作
RV32I/RV64I 示例：s0=0x1008，0x1000 是可读、自然对齐的普通小端内存，字节为 02 00 00 80；lw a0, -8(s0) 在 RV32 得到 0x80000002，在 RV64 得到 0xffffffff80000002。
数据加载
RV32I/RV64I 示例：s0=0x1008，0x1000 是可读、自然对齐的普通小端内存，字节为 02 00 00 80；lw a0, -8(s0) 在 RV32 得到 0x80000002，在 RV64 得到 0xffffffff80000002。
使用前检查清单
语法检查
- 寄存器操作数选择 x0 到 x31；ABI 寄存器名是这些寄存器的别名。
- 12 位有符号立即数的可编码范围为 -2048 到 2047；该范围包括两个端点。
语义检查
- 有效地址为 rs1+符号扩展的字节偏移，按 XLEN 截断；访问成功时读取的 32 位字符号扩展到 XLEN。
- 自然对齐访问不得引发地址非对齐异常；非自然对齐结果由 EEI 决定。rd=x0 仍须产生适用异常和其他副作用。
容易混淆 / 常见误区
4 字节对齐的字访问是自然对齐，保证不会触发地址未对齐异常；非自然对齐访问的完成或异常行为由 EEI 定义
rd=x0 仍执行访存；丢弃目的值不能抑制该访问适用的异常或其他副作用
常见问题
LW 的地址偏移范围是多少？
基础加载指令使用符号扩展的 12 位字节偏移，可编码范围恰为 -2048 到 2047。
有符号加载和无符号加载有什么区别？
LB/LH/LW 会把加载值符号扩展到 XLEN；LBU/LHU 会零扩展。RV64 中需要零扩展 32 位字时使用 LWU。