先看 vl
body 元素满足 vstart ≤ i < vl;vstart≥vl 时不更新目标。先设置受支持的 vl 和 vtype,并为源寄存器及 v0 提供初值。
每个 body 元素将两个源与 v0 进位位相加,低 SEW 位写入 vd。
VADC.VIM 是 V 1.0 的单宽带进位加法,适用于支持 V 及所选 vtype 的 RV32/RV64 实现。body 元素满足 vstart ≤ i < vl;计算 vs2[i] + sign_extend(imm) + v0.mask[i],保留低 SEW 位。编码固定 vm=0,vm=1 保留;所有 body 元素均执行,v0 位为 0 也不会关闭元素。vd 不能为 v0,且 v0 不能同时以 EEW=1 进位输入和 SEW 数据源读取。尾元素遵循 vta;vstart≥vl 时不更新目标。VMADC 另行生成进位输出。
从 OP-V 编码字段开始,展示 VADC 如何把 v0 对应 bit 作为 carry-in,执行 SEW 宽带进位加法并写回求和值。
要求合法 vtype、已启用 VS 与受支持 SEW;VL=0 时包括 tail 在内均不更新。步骤仅为教学分解,不是处理器周期。
教学模型固定 LMUL=m1、vstart=0,只展示所选 VL 的 body 元素。固定 VLEN=4096,VLMAX=4096/16=256,只演示支持所选 SEW 的实现;同名向量源必须具有相同元素。普通掩码形式的 inactive 与 tail 元素按 vtype.vma/vta 处理,不在结果行中伪造确定值;VADC/VMADC/VSBC/VMSBC 则对所有 body 元素执行,v0 位仅作 carry/borrow-in。
vadc.vim 使用 OP-V 编码。动画把固定字段、寄存器字段、vm 和 imm 字段放在同一条编码带中。
动画只展示官方 V 扩展定义的 ISA 可见关系:OP-V 字段解析、活动元素读取、SEW 宽度整数带进位加法、v0 carry/borrow 输入和 vd 写回;不模拟流水线、缓存或执行时延。
VADC 是多字精度加法的数据结果指令:v0 提供输入位,vd 保存低 SEW 位结果,输出位由 VMADC 生成。
阅读 VADC.VIM 时,不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。后缀和操作数形式决定源操作数来自向量、标量还是立即数。
body 元素满足 vstart ≤ i < vl;vstart≥vl 时不更新目标。先设置受支持的 vl 和 vtype,并为源寄存器及 v0 提供初值。
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy;这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
固定 vm=0,vm=1 保留;v0 是进位输入而非执行掩码,所有 body 元素执行。尾元素遵循 vta。
假定 V 与 e8,m1 可用,vl=4、vstart=0、vs2 元素均为 255,imm=-1,v0 位按 lane 0..3 为 1010。示例 vadc.vim v4, v8, -1, v0 得到 [255,254,255,254];v0 为 0 仍执行加法,尾元素遵循 vta。
假定 V 与 e8,m1 可用,vl=4、vstart=0、vs2 元素均为 255,imm=-1,v0 位按 lane 0..3 为 1010。示例 vadc.vim v4, v8, -1, v0 得到 [255,254,255,254];v0 为 0 仍执行加法,尾元素遵循 vta。
不是。v0 的对应 bit 是 carry-in 算术输入。
它将求和的低 SEW 位写入 vd;carry-out 由 VMADC 另行生成。