先看 vl
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
浮点融合乘加:vd[i] = +(vs1[i] * vd[i]) + vs2[i]。
VFMADD.VV 按官方 RVV FMA 公式执行:vd[i] = +(vs1[i] * vd[i]) + vs2[i]。乘法和加法融合为一次舍入,不产生中间舍入的乘积;旧 vd 也是乘法输入,vs2 是加数。向量浮点操作需要与所支持向量元素宽度对应的基础标量浮点扩展;若浮点操作数的 EEW 不对应受支持的 IEEE 754 兼容类型,编码为保留。
从 OP-V 编码解码到逐元素融合乘加:每个活动元素把 vs1[i] 与旧 vd[i] 相乘后,以一次舍入加上 vs2[i]。
lane 0: fma(0.5, 0.5, 1) -> 1.25
显示的 lane 与当前步骤高亮同步;其余逐元素结果位于下方。
V 扩展浮点指令使用 OP-V 主操作码,字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。
VFMADD.VV 的关键是官方 FMA 公式 vd[i] = +(vs1[i] * vd[i]) + vs2[i] 和单次舍入语义。
阅读 VFMADD.VV 时,不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vv:两个向量源逐元素参与运算。
当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl,再执行本页指令。
当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy;这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。
带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码,vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。
结合 «vsetvli t0, a0, e32, m1, ta, ma vfmadd.vv v1, v2, v3 # vd[i] = +(vs1[i] * vd[i]) + vs2[i]» 等实际代码理解该场景。
不使用。浮点算术和转换使用 frm 或指令规定的固定舍入;vxrm 用于定点舍入指令。