这些指令使用 vxrm 吗？
不使用。浮点算术和转换使用 frm 或指令规定的固定舍入；vxrm 用于定点舍入指令。
VFMADD.VF
RISC-V VFMADD.VF 指令详解
指令手册V-type浮点融合乘加：vd[i] = +(f[rs1] * vd[i]) + vs2[i]。
指令语法
vfmadd.vf vd, rs1, vs2, vm
操作数说明
三元汇编顺序为 vd, rs1, vs2, vm；vd 也提供旧输入值，同宽寄存器可重叠，同名寄存器须读取相同初值。
rs1 选择浮点 f0–f31 或 ABI 名称；FLEN>SEW 时检查 NaN-boxing，无效则使用 canonical NaN；FLEN<SEW 的编码保留。
计算 (vs1[i] 或 f[rs1])×旧 vd[i]+vs2[i]，覆写乘数。乘加融合，仅最终按 frm 舍入一次，不使用 vxrm。
要求 V、受支持的浮点宽度及对应标量浮点扩展、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或 vstart≥vl。
只计算 vstart≤i<vl 且（vm=1 或 v0[i]=1）的活动元素；非活动/尾部遵循 vma/vta，prestart 不变；vl=0 或 vstart≥vl 不更新目标。
vm 是可选 v0.t；masked vd 不能重叠 v0，v0 不能同时作为 EEW=1 掩码和 SEW 数据源。仅活动元素异常累积到 fflags。动画固定有限 RNE 路径。
V向量乘法/乘加浮点
指令行为说明
VFMADD.VF 按官方 RVV FMA 公式执行：vd[i] = +(f[rs1] * vd[i]) + vs2[i]。乘法和加法融合为一次舍入，不产生中间舍入的乘积；旧 vd 也是乘法输入，vs2 是加数。向量浮点操作需要与所支持向量元素宽度对应的基础标量浮点扩展；若浮点操作数的 EEW 不对应受支持的 IEEE 754 兼容类型，编码为保留。
VFMADD.VF 指令解析与执行动画
从 OP-V 编码解码到逐元素融合乘加：每个活动元素把 f[rs1] 与旧 vd[i] 相乘后，以一次舍入加上 vs2[i]。
输入的指令
vfmadd.vf
执行环境
LMUL本动画固定的寄存器组倍数
VLEN固定向量寄存器长度（bits）
VLMAXm1 下的最大元素数
vstart本动画不展示 prestart 元素
frm固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vma尾部/非活动元素策略
opcodeOP-V 主操作码
编码字段
0xa0855257
31..26
25
24..20
19..15
14..12
11..7
6..0
101000
funct6
0
vm
01000
vs2
01010
rs1
101
funct3
00100
vd
1010111
OP-V
执行数据路径
lane 0: fma(1.5, 0.5, 1) -> 1.75
显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。
步骤 1 / 15
读取 OP-V 编码字段
V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。
逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
fma(1.5, 0.5, 1)
1.75
i=1活动
fma(1.5, -1, 1.5)
0
i=2跳过
v0.t=0，不执行
--
i=3活动
fma(1.5, -2.5, 2.5)
-1.25
i=4活动
fma(1.5, 4, -3)
3
i=5活动
fma(1.5, -4.5, 3.5)
-3.25
i=6跳过
v0.t=0，不执行
--
i=7活动
fma(1.5, -8.5, 4.5)
-8.25
固定 VLEN=4096、LMUL=m1、vstart=0 的教学环境中，(f[rs1] * old vd[i]) + vs2[i] 在每个活动 lane 融合计算后仅舍入一次到当前 SEW。动画显式读取旧 vd；有限输入由精确二进制中间值计算，避免把先舍入的乘积误当成架构结果。真实指令使用动态 frm；无效 frm 的使用保留，即使 VL=0 或没有活动元素。NaN、无穷和 fflags 异常累积仍以官方 RVV 浮点规则为准。
旧 vd 是乘数。同名向量寄存器的初始位模式必须一致。VF 标量在 FLEN=64 下读取，SEW=32 时假定有效 NaN-boxing；动画只计算有限 RNE 结果，不展示 fflags。
教学环境固定 VLEN=4096、LMUL=m1、vstart=0、VS/FS 已启用、所选 SEW 受支持。输入浮点数先表示为相应 binary32/64。VL=0 时不更新任何目标元素；同宽源/目标可重叠。非活动及尾元素遵循 ma/ta，不显示确定数值。
快速理解与检索要点
VFMADD.VF 的关键是官方 FMA 公式 vd[i] = +(f[rs1] * vd[i]) + vs2[i] 和单次舍入语义。
destructive 形式中旧 vd 参与乘法，目标寄存器不是纯输出。
只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。
vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。
浮点算术和转换遵循 RVV 浮点规则；普通浮点舍入来自 frm，定点 vxrm 不控制这些指令；使用无效 frm 为保留行为。
向量浮点操作需要与所支持向量元素宽度对应的基础标量浮点扩展；若浮点操作数的 EEW 不对应受支持的 IEEE 754 兼容类型，编码为保留。mstatus.FS 为 Off 时执行会触发非法指令异常；活动元素的浮点异常会累积到 fflags，非活动元素不会。
向量执行上下文
三元汇编顺序为 vd, rs1, vs2, vm；vd 也提供旧输入值，同宽寄存器可重叠，同名寄存器须读取相同初值。
rs1 选择浮点 f0–f31 或 ABI 名称；FLEN>SEW 时检查 NaN-boxing，无效则使用 canonical NaN；FLEN<SEW 的编码保留。
计算 (vs1[i] 或 f[rs1])×旧 vd[i]+vs2[i]，覆写乘数。乘加融合，仅最终按 frm 舍入一次，不使用 vxrm。
要求 V、受支持的浮点宽度及对应标量浮点扩展、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或 vstart≥vl。
只计算 vstart≤i<vl 且（vm=1 或 v0[i]=1）的活动元素；非活动/尾部遵循 vma/vta，prestart 不变；vl=0 或 vstart≥vl 不更新目标。
vm 是可选 v0.t；masked vd 不能重叠 v0，v0 不能同时作为 EEW=1 掩码和 SEW 数据源。仅活动元素异常累积到 fflags。动画固定有限 RNE 路径。
常见使用场景
覆写乘数的融合乘加
假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，VF 标量有效 NaN-boxed。old v1=[1,2,-3,4], v2=[2,4,-2,0], ft0=1.5 → v1=[3.5,7,-6.5,6]。结果仅舍入一次；尾部遵循 ta，不假定清零。
掩码逐元素乘加
假定 V/VS/FS 已启用、frm=RNE、vstart=0、e32,m1 可用、VLMAX≥4 且 a0=4；示例未掩码，VF 标量有效 NaN-boxed。old v1=[1,2,-3,4], v2=[2,4,-2,0], ft0=1.5 → v1=[3.5,7,-6.5,6]。结果仅舍入一次；尾部遵循 ta，不假定清零。
使用前检查清单
语法检查
- 三元汇编顺序为 vd, rs1, vs2, vm；vd 也提供旧输入值，同宽寄存器可重叠，同名寄存器须读取相同初值。
- rs1 选择浮点 f0–f31 或 ABI 名称；FLEN>SEW 时检查 NaN-boxing，无效则使用 canonical NaN；FLEN<SEW 的编码保留。
语义检查
- 计算 (vs1[i] 或 f[rs1])×旧 vd[i]+vs2[i]，覆写乘数。乘加融合，仅最终按 frm 舍入一次，不使用 vxrm。
- 要求 V、受支持的浮点宽度及对应标量浮点扩展、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或 vstart≥vl。
- 只计算 vstart≤i<vl 且（vm=1 或 v0[i]=1）的活动元素；非活动/尾部遵循 vma/vta，prestart 不变；vl=0 或 vstart≥vl 不更新目标。
- vm 是可选 v0.t；masked vd 不能重叠 v0，v0 不能同时作为 EEW=1 掩码和 SEW 数据源。仅活动元素异常累积到 fflags。动画固定有限 RNE 路径。
容易混淆 / 常见误区
按公式 vd[i] = +(f[rs1] * vd[i]) + vs2[i] 理解操作数；不要把 vs2、f[rs1] 或旧 vd 的角色互换。
这是融合运算，不能等同于先乘法舍入再加法。
若浮点操作数的 EEW 不对应受支持的 IEEE 754 兼容类型，编码为保留。