首页/指令库/VFNMSAC-VV

VFNMSAC.VV

RISC-V VFNMSAC.VV 指令详解

指令手册OPFVV

浮点融合乘加/乘减：vd[i] = -(vs1[i] * vs2[i]) + vd[i]。

指令语法

vfnmsac.vv vd, vs1, vs2, vm

操作数说明

vd：目标向量寄存器组。

vs2/vs1 或标量源：按指令后缀 .vv/.vx/.vi/.vf 决定来源。

vm：若语法包含 vm，vm=0 使用 v0 作为执行掩码，vm=1 为未掩码。

V向量乘法/乘加浮点

指令行为说明

VFNMSAC.VV 按官方 RVV FMA 公式执行：vd[i] = -(vs1[i] * vs2[i]) + vd[i]。乘法和加/减融合为一次舍入，不产生中间舍入的乘积；vd 是读写累加器。向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

VFNMSAC.VV 指令解析与执行动画

从 OP-V 编码解码到逐元素负融合乘减累加：每个活动元素把 vs1[i] 与 vs2[i] 的乘积取负后，以一次舍入加上旧 vd[i]。

输入的指令

vfnmsac.vv

vd使用 v0-v31vs2使用 v0-v31vs1使用 v0-v31vm执行掩码控制

执行环境

VLSEW

LMULm1本动画固定的寄存器组倍数

VLEN4096固定向量寄存器长度（bits）

VLMAX128m1 下的最大元素数

vstart0本动画不展示 prestart 元素

frmRNE固定 RNE 的有限教学环境；真实指令使用动态 frm

FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径

vta/vmata, ma尾部/非活动元素策略

opcode1010111OP-V 主操作码

vd accumulator逗号分隔有限数值，数量必须等于 VL，且可表示为有限 binary32vs2 elements逗号分隔有限数值，数量必须等于 VL，且可表示为有限 binary32vs1 elements逗号分隔有限数值，数量必须等于 VL，且可表示为有限 binary32v0 mask bits0/1 串，长度必须等于 VL

编码字段

0xbc861257

31..26

24..20

19..15

14..12

11..7

6..0

101111

funct6

01000

vs2

01100

vs1

001

funct3

00100

1010111

OP-V

执行数据路径

lane 0: fma(-1, 0.5, 0.5) -> 0

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15

读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果

长向量在模块内部横向滚动，不造成页面溢出。

i=0活动

fma(-1, 0.5, 0.5)

i=1活动

fma(-1.5, 1, -1)

-2.5

i=2跳过

v0.t=0，不执行

i=3活动

fma(-2.5, 2, -2.5)

-7.5

i=4活动

fma(--3, 2.5, 4)

11.5

i=5活动

fma(-3.5, 3, -4.5)

-15

i=6跳过

v0.t=0，不执行

i=7活动

fma(-4.5, 4, -8.5)

-26.5

固定 VLEN=4096、LMUL=m1、vstart=0 的教学环境中，-(vs1 * old vd) - vs2 在每个活动 lane 融合计算后仅舍入一次到当前 SEW。动画显式读取旧 vd；有限输入由精确二进制中间值计算，避免把先舍入的乘积误当成架构结果。真实指令使用动态 frm；无效 frm 的使用保留，即使 VL=0 或没有活动元素。NaN、无穷和 fflags 异常累积仍以官方 RVV 浮点规则为准。

快速理解与检索要点

VFNMSAC.VV 的关键是官方 FMA 公式 vd[i] = -(vs1[i] * vs2[i]) + vd[i] 和单次舍入语义。

accumulate 形式中 vd 是读写累加器。

只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。

vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。

浮点算术和转换遵循 RVV 浮点规则；普通浮点舍入来自 frm，定点 vxrm 不控制这些指令。

向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

RISC-V Unprivileged ISA Manual：V Standard Extension for Vector Operations

向量执行上下文

阅读 VFNMSAC.VV 时，不要只看助记符。官方 V 扩展语义还依赖当前 vl、vtype 和掩码状态。.vv：两个向量源逐元素参与运算。

先看 vl

当前 vl 决定 body 元素数量。典型代码会先执行 vsetvli、vsetivli 或 vsetvl，再执行本页指令。

再看 vtype

当前 vtype 提供 SEW、LMUL、tail policy 和 mask policy；这些规则影响元素宽度、寄存器组大小以及非活动/尾部目标元素。

最后看 vm/v0

带 vm 的普通向量指令在 vm=0 时用 v0 作为执行掩码，vm=1 表示未掩码。VMERGE 等少数形式会把 v0 当作数据选择输入。

官方来源：RISC-V V Standard Extension for Vector Operations

常见使用场景

交替加减

结合 «vsetvli t0, a0, e32, m1, ta, ma vfnmsac.vv v1, v2, v3 # vd[i] = -(vs1[i] * vs2[i]) + vd[i]» 等实际代码理解该场景。

使用前检查清单

语法检查

确认当前指令格式为 OPFVV。
确认操作数排列顺序与示例一致。

语义检查

确认目标寄存器用途和调用约定兼容。
确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

按公式 vd[i] = -(vs1[i] * vs2[i]) + vd[i] 理解操作数；不要把 vs2、vs1、f[rs1] 或旧 vd 的角色互换。

这是融合运算，不能等同于先乘法舍入再加/减。