RISC-V VFNMSAC.VF 指令详解

指令手册R-type

浮点融合乘加/乘减：vd[i] = -(f[rs1] * vs2[i]) + vd[i]。

指令语法

vfnmsac.vf vd, rs1, vs2, vm

操作数说明

目标寄存器 rd：存放运算结果的通用寄存器。

源寄存器 rs1：第一个操作数寄存器。

源寄存器 rs2：第二个操作数寄存器。

VZvfh向量乘法/乘加浮点

指令行为说明

VFNMSAC.VF 按官方 RVV FMA 公式执行：vd[i] = -(f[rs1] * vs2[i]) + vd[i]。乘法和加/减融合为一次舍入，不产生中间舍入的乘积；vd 是读写累加器。向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

快速理解与检索要点

VFNMSAC.VF 的关键是官方 FMA 公式 vd[i] = -(f[rs1] * vs2[i]) + vd[i] 和单次舍入语义。

accumulate 形式中 vd 是读写累加器。

只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。

vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。

浮点算术和转换遵循 RVV 浮点规则；普通浮点舍入来自 frm，定点 vxrm 不控制这些指令。

向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

RISC-V Unprivileged ISA Manual：V Standard Extension for Vector Operations

常见使用场景

交替加减

结合 «vsetvli t0, a0, e32, m1, ta, ma vfnmsac.vf v1, ft0, v2 # vd[i] = -(f[rs1] * vs2[i]) + vd[i]» 等实际代码理解该场景。

使用前检查清单

语法检查

确认当前指令格式为 R-type。
确认操作数排列顺序与示例一致。

语义检查

确认目标寄存器用途和调用约定兼容。
确认该指令不是伪指令展开后的底层形式。

容易混淆 / 常见误区

按公式 vd[i] = -(f[rs1] * vs2[i]) + vd[i] 理解操作数；不要把 vs2、vs1、f[rs1] 或旧 vd 的角色互换。

这是融合运算，不能等同于先乘法舍入再加/减。