RVOPcode
首页/指令库/VFNMACC-VF
VFNMACC.VF

RISC-V VFNMACC.VF 指令详解

指令手册OPFVF

逐活动元素融合计算 vd[i] = -(f[rs1] * vs2[i]) - old vd[i]，仅在最后舍入一次。

指令语法

vfnmacc.vf vd, rs1, vs2[, v0.t]
操作数说明
语法 vd, rs1, vs2[, v0.t]；公式为 -(f[rs1] * vs2[i]) - old vd[i]。旧 vd 是减数；三个输入先读取，再以动态 frm 融合舍入一次。funct6=101101、funct3=101、opcode=1010111；指令长 32 位。
向量操作数与结果均为 SEW 位、EMUL=LMUL；同宽源/目标重叠合法，同名寄存器的初始位模式必须一致。rs1 编码浮点 f 寄存器；FLEN>SEW 时有效 NaN-box 取低 SEW 位，无效 NaN-box 使用 canonical NaN；FLEN<SEW 保留。
可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用。masked vd 不得重叠 v0；数据源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。
prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta，ta/ma 不保证清零；成功执行重置 vstart=0。
本指令取负乘积后再减另一项；不能用先舍入乘积的乘法加减替代。只有活动元素异常累积到 fflags；动画限定有限 binary32/64、RNE，不展示 NaN、无穷、溢出或完整 fflags。
V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64。
要求合法 vtype、支持所需浮点宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或无活动元素；vxrm 不控制浮点运算。教学步骤不表示处理器周期。
V向量乘法/乘加浮点
相关检索词
VFNMACC.VF 指令RISC-V VFNMACC.VFvfnmacc.vf 语法vfnmacc.vf RVV负 FMA融合乘加

指令行为说明

VFNMACC.VF 对活动元素计算 vd[i] = -(f[rs1] * vs2[i]) - old vd[i]。旧 vd 是减数，必须提供初值；乘法与减法融合后按动态 frm 舍入一次，不先舍入乘积。V 的 FP32/FP64 路径依赖 F/D；SEW=16 算术需要 Zvfh。

VFNMACC.VF 指令解析与执行动画

从 OP-V 解码到负融合运算：每个活动元素计算 -(f[rs1] * vs2[i]) - old vd[i]；先读取旧 vd，乘积不作中间舍入，最后按 RNE 舍入一次。

输入的指令
vfnmacc.vf
执行环境
LMULm1本动画固定的寄存器组倍数
VLEN4096固定向量寄存器长度（bits）
VLMAX128m1 下的最大元素数
vstart0本动画不展示 prestart 元素
frmRNE固定 RNE 的有限教学环境；真实指令使用动态 frm
FP stateFS enabledFS=Off 会触发非法指令；本动画固定展示 FS 已启用的架构路径
vta/vmata, ma尾部/非活动元素策略
opcode1010111OP-V 主操作码
编码字段
0xb4855257
31..26
25
24..20
19..15
14..12
11..7
6..0
101101
funct6
0
vm
01000
vs2
01010
rs1
101
funct3
00100
vd
1010111
OP-V
执行数据路径

lane 0: fma(-(1), 1.5, -(0.5)) -> -2

显示的 lane 与当前步骤高亮同步；其余逐元素结果位于下方。

步骤 1 / 15
读取 OP-V 编码字段

V 扩展浮点指令使用 OP-V 主操作码，字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。

逐元素结果
长向量在模块内部横向滚动，不造成页面溢出。
i=0活动
fma(-(1), 1.5, -(0.5))
-2
i=1活动
fma(-(1.5), 1.5, -(-1))
-1.25
i=2跳过
v0.t=0，不执行
--
i=3活动
fma(-(2.5), 1.5, -(-2.5))
-1.25
i=4活动
fma(-(-3), 1.5, -(4))
0.5
i=5活动
fma(-(3.5), 1.5, -(-4.5))
-0.75
i=6跳过
v0.t=0，不执行
--
i=7活动
fma(-(4.5), 1.5, -(-8.5))
1.75
固定 VLEN=4096、LMUL=m1、vstart=0 的教学环境中，-(f[rs1] * vs2[i]) - old vd[i] 在每个活动 lane 融合计算后仅舍入一次到当前 SEW。动画显式读取旧 vd；有限输入由精确二进制中间值计算，避免把先舍入的乘积误当成架构结果。真实指令使用动态 frm；无效 frm 的使用保留，即使 VL=0 或没有活动元素。NaN、无穷和 fflags 异常累积仍以官方 RVV 浮点规则为准。

旧 vd 是减数。同名向量寄存器的初始位模式必须一致。VF 标量在 FLEN=64 下读取，SEW=32 时假定有效 NaN-boxing；动画只计算有限 RNE 结果，不展示 fflags。

教学环境固定 VLEN=4096、LMUL=m1、vstart=0、VS/FS 已启用、所选 SEW 受支持。输入浮点数先表示为相应 binary32/64。VL=0 时不更新任何目标元素；同宽源/目标可重叠。非活动及尾元素遵循 ma/ta，不显示确定数值。

快速理解与检索要点

先读取旧 vd；本指令计算 -(f[rs1] * vs2[i]) - old vd[i]，与把旧 vd 当乘数的 VFNMADD不同。

accumulate 形式中 vd 是读写累加器。
只对 vl 范围内的活动元素执行；非活动元素和尾部元素受当前 vma/vta 策略影响。
vm=0 使用 v0 作为执行掩码，vm=1 表示不使用掩码。
浮点算术和转换遵循 RVV 浮点规则；普通浮点舍入来自 frm，定点 vxrm 不控制这些指令。
向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。
The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31 (V 1.0)

向量执行上下文

语法 vd, rs1, vs2[, v0.t]；公式为 -(f[rs1] * vs2[i]) - old vd[i]。旧 vd 是减数；三个输入先读取，再以动态 frm 融合舍入一次。funct6=101101、funct3=101、opcode=1010111；指令长 32 位。

向量操作数与结果均为 SEW 位、EMUL=LMUL；同宽源/目标重叠合法，同名寄存器的初始位模式必须一致。rs1 编码浮点 f 寄存器；FLEN>SEW 时有效 NaN-box 取低 SEW 位，无效 NaN-box 使用 canonical NaN；FLEN<SEW 保留。

可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用。masked vd 不得重叠 v0；数据源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。

prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta，ta/ma 不保证清零；成功执行重置 vstart=0。

本指令取负乘积后再减另一项；不能用先舍入乘积的乘法加减替代。只有活动元素异常累积到 fflags；动画限定有限 binary32/64、RNE，不展示 NaN、无穷、溢出或完整 fflags。

V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64。

要求合法 vtype、支持所需浮点宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或无活动元素；vxrm 不控制浮点运算。教学步骤不表示处理器周期。

The RISC-V Instruction Set Manual, Volume I: Unprivileged Architecture — Version 20260120, Chapter 31

常见使用场景

对乘积和另一项同时取负的融合运算

假定 V/VS/FS 已启用、合法 vtype、frm=RNE、e32,m1 和所需浮点格式可用、VLMAX≥4、a0=4；vsetvli 后 vl=4、vstart=0。向量输入为 binary32，ft0 若使用则在 FLEN=64 下有效 NaN-boxed。示例省略 v0.t、未掩码：old v1=[5,5,5,5], ft0=4, v2=[3,3,3,3] → v1=[-17,-17,-17,-17]。tail 按 ta 处理，不假定清零。

使用前检查清单

语法检查
  • 语法 vd, rs1, vs2[, v0.t]；公式为 -(f[rs1] * vs2[i]) - old vd[i]。旧 vd 是减数；三个输入先读取，再以动态 frm 融合舍入一次。funct6=101101、funct3=101、opcode=1010111；指令长 32 位。
  • 向量操作数与结果均为 SEW 位、EMUL=LMUL；同宽源/目标重叠合法，同名寄存器的初始位模式必须一致。rs1 编码浮点 f 寄存器；FLEN>SEW 时有效 NaN-box 取低 SEW 位，无效 NaN-box 使用 canonical NaN；FLEN<SEW 保留。
语义检查
  • 可选 v0.t 对应 vm=0，省略为 vm=1。活动元素满足 vstart≤i<vl 且 mask 启用。masked vd 不得重叠 v0；数据源也不能同时按数据 EEW 和 mask EEW=1 读取 v0。
  • prestart 保持不变；vl=0 或 vstart≥vl 时所有目标元素包括 tail 均不更新。其他非活动/尾元素遵循 vma/vta，ta/ma 不保证清零；成功执行重置 vstart=0。
  • 本指令取负乘积后再减另一项；不能用先舍入乘积的乘法加减替代。只有活动元素异常累积到 fflags；动画限定有限 binary32/64、RNE，不展示 NaN、无穷、溢出或完整 fflags。
  • V 1.0 在 RV32/RV64 支持 FP32/FP64 并依赖 F/D；SEW=16 算术需要 Zvfh。动画固定 LMUL=m1、VLEN=4096、vstart=0、FLEN=64。
  • 要求合法 vtype、支持所需浮点宽度、VS/FS 已启用；H 且虚拟化 V=1 时 vsstatus.VS/FS 也须启用。无效 frm 的使用保留，即使 vl=0 或无活动元素；vxrm 不控制浮点运算。教学步骤不表示处理器周期。

容易混淆 / 常见误区

按公式 vd[i] = -(f[rs1] * vs2[i]) - vd[i] 理解操作数；不要把 vs2、vs1、f[rs1] 或旧 vd 的角色互换。
这是融合运算，不能等同于先乘法舍入再加/减。
向量 FP32/FP64 操作需要相应标量 F/D 支持；FP16 由相应向量半精度扩展控制，基础 V 扩展不自动包含半精度算术。

常见问题

这些指令使用 vxrm 吗？

不使用。浮点算术和转换使用 frm 或指令规定的固定舍入；vxrm 用于定点舍入指令。

VFNMACC 与 VFNMADD 的旧 vd 角色相同吗？

不同。VFNMACC 计算 −(源1×vs2)−旧 vd；VFNMADD 计算 −(源1×旧 vd)−vs2。二者均先取负乘积，再减另一项，并在融合计算最后舍入一次。