VFRDIV.VF 的 vm 操作数控制什么?
vm=0 时只执行 v0.t 为 1 的活动元素;vm=1 表示不使用执行掩码。本页公式是 vd[i] = f[rs1] / vs2[i]。
VFRDIV.VF 是 RVV 单宽向量-标量反向浮点除法指令,语法为 vfrdiv.vf vd, vs2, rs1, vm;每个活动元素计算 vd[i] = f[rs1] / vs2[i]。
VFRDIV.VF 将浮点标量 f[rs1] 除以每个活动向量元素 vs2[i]。它和 VFDIV.VF 的操作数方向相反,常见学习重点就是不要把 f[rs1] / vs2[i] 误写成 vs2[i] / f[rs1]。舍入、NaN、无穷、除零和异常标志遵循官方 RVV 浮点规则。
从 OP-V 编码解码到逐元素反向浮点除法:每个活动元素计算 f[rs1] / vs2[i]。
lane 0: 1.5 / 1 -> 1.5
显示的 lane 与当前步骤高亮同步;其余逐元素结果位于下方。
V 扩展浮点指令使用 OP-V 主操作码,字段包含 funct6、源寄存器、vm、funct3、vd 和 opcode。
VFRDIV.VF 的方向是标量除以向量元素:f[rs1] / vs2[i]。它用于和 vfdiv.vf 区分操作数方向。
vd 与 vs2 是 SEW 宽向量寄存器组;同宽源/目标可重叠。普通掩码目标不能与 v0 重叠。
rs1 选择浮点 f 寄存器;计算 f[rs1]/vs2[i]。FLEN>SEW 时检查 NaN-box:有效时使用低 SEW 位,无效时使用 canonical NaN;FLEN<SEW 保留。
vm 是汇编记法中的可选 v0.t:省略表示 vm=1;写 v0.t 表示 vm=0,只选择活动 vs2 元素。源不能同时以 EEW=1 掩码和 SEW 数据读取同一寄存器。
活动元素满足 vstart≤i<vl 且掩码开启;vstart≥vl 或 vl=0 时所有目标元素均不更新。其他非活动/尾部目标按 vma/vta,不保证清零。
V 1.0 可用于 RV32/RV64,包含 FP32/FP64 并依赖 F/D;SEW=16 算术需要 Zvfh。需要合法 vtype、支持的元素宽度、VS/FS 已启用和有效 frm;无效 frm 的使用保留,即使 vl=0。vxrm 不控制这些浮点操作。
假定 V/VS/FS 已启用、合法 vtype、frm=RNE、e32,m1 可用、VLMAX≥4、x10=4;vsetvli 后 vl=4、vstart=0。输入为 binary32,f0 若使用则在 FLEN=64 下有效 NaN-boxed。示例未掩码:f0=8, v2=[2,4,8,16] → v1=[4,2,1,0.5]。尾部按 ta 处理,不假定清零。
假定 V/VS/FS 已启用、合法 vtype、frm=RNE、e32,m1 可用、VLMAX≥4、x10=4;vsetvli 后 vl=4、vstart=0。输入为 binary32,f0 若使用则在 FLEN=64 下有效 NaN-boxed。示例未掩码:f0=8, v2=[2,4,8,16] → v1=[4,2,1,0.5]。尾部按 ta 处理,不假定清零。
假定 V/VS/FS 已启用、合法 vtype、frm=RNE、e32,m1 可用、VLMAX≥4、x10=4;vsetvli 后 vl=4、vstart=0。输入为 binary32,f0 若使用则在 FLEN=64 下有效 NaN-boxed。示例未掩码:f0=8, v2=[2,4,8,16] → v1=[4,2,1,0.5]。尾部按 ta 处理,不假定清零。
vm=0 时只执行 v0.t 为 1 的活动元素;vm=1 表示不使用执行掩码。本页公式是 vd[i] = f[rs1] / vs2[i]。
不使用。普通 RVV 浮点运算使用浮点舍入模式 frm 并设置浮点异常标志;vxrm 用于定点舍入指令。
除零、0/0、NaN 操作数和无穷输入都属于浮点规则范围。结果、舍入和 fflags 按官方 RVV 浮点规则处理,本页不把它简化为整数式固定结果。